一、泰克公司发布多通道任意波形发生器系列——工业领先的解决方案,具有最高的有效信号保真度能仿真标准的,任意的,模拟和数字信号（论文文献综述）
尉倞浩[1]（2021）在《基于FPGA的数据生成与采集系统设计》文中认为
刘艳[2]（2021）在《HIAF-Kicker电源控制系统关键技术研究与实现》文中进行了进一步梳理强流重离子加速器装置（High Intensity heavy-ion Accelerator Facility,HIAF）是国家“十二五”重大科技基础设施建设项目之一,Kicker电源是HIAF装置中的重要环节,负责为踢轨磁铁提供所需的准矩形电流脉冲。HIAF-Kicker电源拟采用多种设计结构,要求电源控制系统具备高速、可靠、稳定的工作性能。HIAF-Kicker电源对控制系统提出了以下设计要求:1)电源控制系统需具备多模块多设备控制能力,为了兼顾Kicker电源闸流管开关和全固态开关两种方案,需有上百路高精度同步快脉冲输出能力。2)为了将Kicker电源输出的大电流快脉冲波形进行数字化采集,需具备直流脉冲高速采集能力。3)为了适应HIAF装置纳秒级同步定时设计要求,需要在Kicker电源控制系统中引入White Rabbit同步定时设备输出的定时信息,并完成时间信息的解析和应用。针对HIAF-Kicker电源的控制需求,本论文提出一种适用于多种Kicker电源结构的数字控制器方案。数字控制器硬件由核心板、核心底板、光纤扩展板、光纤子板卡四部分组成。基于这种控制器结构完成了控制器核心软件的设计,并在固态Kicker电源IGBT驱动中完成测试,测试结果显示设计满足HIAF-Kicker电源多路驱动控制需求。Kicker电源高速波形采集系统基于全国产ADC芯片方案,采用前端采集子卡加FPGA载板的设计结构。采集速率高达2.5Gsps,分辨率为12Bit。根据Kicker电源波形参数特点对高速波形进行重新编码和数字信号处理,并提出了一种Kicker波形监测算法。通过对信号发生器拟合双极性固态Kicker电源输出波形的采集对系统进行验证,结果显示采集系统能够较完整地恢复出波形信息。最后,论文采用White Rabbit同步定时设备在Kicker高速采集系统中引入高精度时间信息、对定时设备输出的TAI时间编码进行解码和计算,并通过Verilog硬件描述语言在采集卡载板FPGA内完成时间信息的转换。本论文的工作为HIAF-Kicker电源控制系统核心关键技术,同时为HIRFL注入引出Kicker下一步改造提供了一种有价值的技术参考方案。
雷晟存[3]（2021）在《标准数字抖动产生模块设计与实现》文中认为随着目前数字系统之间传输速率达到Gbps级,高速率下的数据传输稳定性与准确性成为评价数字系统是否正常、稳定工作的重要判据,其中数字信号在时序上的抖动成为影响数据在高速率下正确传递的关键因素。本论文基于“数字系统抖动特征的快速提取与抖动注入校正方法与技术研究”和“定时数据发生器”课题中,要求对数据码型产生多种类型的幅度、频率可控的抖动,在现有抖动研究基础上,研究如何精确的向数据码型针对性的产生抖动分量,以满足现代数字信号领域中高速数字系统的抖动性能测试。本论文主要对以下方面进行了研究:（1）对数字信号的抖动从时域、频域与统计域特性进行了分析,并结合课题指标要求与技术难点,针对性的对数字系统中数字信号的幅度噪声到时序抖动的转换,电路中串扰、反射或其他信号完整性问题引起的时序抖动进行了分析,以减小抖动产生模块本身引入的不期望的抖动。（2）对基于模拟调制抖动产生方法与基于PLL结构的抖动产生方法进行原理性研究,设计了相关电路和搭建相关平台进行测试,并结合课题指标要求,对其中抖动幅度与频率之间耦合的问题以及电路本身引入不期望的噪声过抖动大分析了其原因。（3）提出基于数字合成和DTC数字时间转换技术的标准数字抖动产生方法并设计相关电路,实现了项目指标要求的在10MHz～2Gbps数据率的数据码型上产生正弦、方形、三角与高斯噪声抖动,抖动频率覆盖范围为0.015Hz～1.56MHz、幅度覆盖范围为30ps～16.5ns,且可实现门控信号下部分码型的全部码型加抖的功能。（4）从电源完整性与信号完整型出发,研究如何通过设计上的改善,降低电路本身引入的抖动与噪声,使模块在不对数据码型产生抖动时输出信号中随机抖动仅2.77ps,以满足项目指标要求对Gbps级数据码型产生最小30ps幅度的抖动,保证产生抖动不被噪声或串扰等因素引起的不期望的抖动淹没,使产生的抖动标准化。
王澈[4]（2021）在《基于PXIe总线的射频信号综合测试模块设计》文中研究指明随着电子行业飞速的发展,电子行业对电子测量仪器的要求越来越高,电子测量仪器朝着测量速度快、测量精度高的方向不断发展着。为了满足不断提升的指标,测量仪器往往功能单一、体积庞大,不能适用于多样复杂的测试需求。可能需要多台仪器的配合使用,才能实现一套系统的完整测试,测试环境搭建非常麻烦。本文以市面上常见的电子测量仪器为基础,结合测试环境分析功能需求,本着小体积、低功耗、多功能的思路设计了功能可重构、硬件可组态的射频信号综合测试模块。该模块同时具备射频信号的接收及频谱分析功能、射频信号的生成及发射功能和网络参数分析三种功能。这三种功能互相关联,可以搭配使用也可以独立工作,使测试过程更加便捷、快速、全面。整个模块的硬件可拆卸重组,根据需求重新组装,便于携带、便于维修,大大提升了测试仪器应用的范围。本文主要的研究内容包括:1、在基于高度集成化和功耗最低化的基础上设计了射频信号综合测试模块的总体方案架构。2、研究射频信号接收、发射,以及网络参数分析三种功能模块的实现方案,并针对这三种功能分别设计硬件电路。3、设计基于AD9361单芯片零中频收发模块的硬件电路,并根据实际应用环境搭建外围电路;设计基于AD9361的增益控制系统,并根据硬件总体方案完成系统电源模块设计。4、分析三种不同功能的需求,分别对频谱分析仪、射频信号发生器、矢量网络分析仪三个模块进行数字逻辑模块的设计。通过对以上内容的研究,本文设计了具备射频信号接收处理功能、射频信号发射功能、网络参数分析三种功能的综合测试模块。该模块能发射100MHz～3GHz的射频信号,可以代替简易的信号源使用;该模块也能对100MHz～3GHz的信号做频谱分析,代替简易的频谱分析仪使用;该模块还能对被测件在100MHz～3GHz频段内进行网络参数分析,能够发挥简易的矢量网络分析仪的作用。
蒋臻[5]（2021）在《8通道12位采集与存储模块设计》文中研究说明高速、高分辨率、多通道的采集系统对各领域的科研任务至关重要,被广泛应用在诸如地震检测、脉冲捕获、殉爆试验等场景中。鉴于高速高分辨率的多通道数据采集系统的重要性,本文着力于设计一款数据采集与存储模块,该模块具有8通道、12位分辨率和2.5GSPS采样率的主要性能指标。本文主要通过系统方案设计、硬件电路设计和现场可编程逻辑门阵列（FPGA）的逻辑设计三个方面来展现模块的设计内容。系统方案设计中,本文围绕模块的主要性能指标,结合市场上不同供应商的芯片特性,在性能和成本上权衡取舍,确定了模块的模数转换、控制与处理、深存储和时钟方案。硬件电路设计章节,首先从阻抗匹配和电平兼容性方面对模数转换器（ADC）、FPGA和DDR3存储器接口进行分析并完成相应电路设计,再根据锁相环相位噪声模型,完成片外环路滤波器的仿真分析和电路设计,最后为了满足模块各器件不同的电源需求,使用LDO（低压差线性稳压器）和开关电源构建了模块的电源电路。FPGA逻辑设计主要是对基于触发的系统采集流程进行分析,通过ADC数据接收模块、片内存储模块和深存储模块的设计,完成波形数据的采集和存储,并通过SRIO数据传输模块将波形数据向后端传输。对于使用了多片JESD204B接口的ADC的数据采集系统,传统的以确定性延迟为基础的同步方法不仅复杂度高,且仅能消除数据由发送器至接收器的传输时间差,对来自于ADC前端的诸如传输线不等长、模拟通道非一致性和时钟偏斜等原因形成通道间不同步还缺乏明确的解决方案。为此,本文创新性地提出一种基于时间戳的多通道数据同步和校正方法,该方法通过部署ADC的时间戳功能和调节时钟芯片的输出延迟,使得FPGA接收的各通道数据流开始于同一时刻,且任意两通道间延迟低于25ps;随后,介绍了一种控制信号时序调节方法,保证了多子模块波形数据存储和传输的同步;最后,针对JESD204B传输插入弹性缓冲器和时间戳功能引入动态延迟FIFO（先进先出存储器）所导致的触发点随机偏移的问题,提出了一种触发点偏移动态校正方法。通过对系统带宽、最高实时采样率、有效位数、同步精度和存储深度的测试和验证,证明了本文所设计的数据采集与存储模块符合指标要求,达到了本文的研究目标。
杨月[6]（2021）在《国产高速ADC采样率倍增应用验证与拉偏设计》文中研究表明模数转换器在数据采集系统中占有不可撼动地位,应国家对集成电路国产化设计的需求,国内研究所和芯片制造商投身于ADC的研发之中,然而,国内厂商对于ADC的性能测试和应用验证方面经验尚未不足。因此,受国内某芯片制造厂商委托,本单位利用技术经验对其研发的高性能模数转换芯片MBxxxx进行拉偏测试和应用验证,一方面,拉偏测试可以对ADC的性能进行更为全面的测试,为器件手册的编写和用户使用提供参考;另一方面,应用验证可以为用户提供使用较低采样率的国产ADC搭建更高采样率数据采集系统的方法。本文的主要内容分为应用验证和拉偏设计两个部分:一、应用验证:首先,通过时间交替采样技术,使用两片采样率为2GSPS的国产ADC芯片交替采样,实现采样率为4GSPS,分辨率为12bit的采样率倍增应用验证模块设计。包括对宽带多路驱动电路设计,多相采样时钟电路设计,同步复位电路设计等;然后对高速数据流进行数据接收和处理以扩充数据采集模块的功能。主要设计了基于IDDR的数据降速模块和基于FIFO的数据缓存模块,完成数据拼合、数字触发、并行抽点和峰值检测的功能,以实现波形的正确显示;最后,研究TIADC系统的系统误差估计与校准方法。通过正弦拟合算法对TIADC系统的三种误差分别进行估计,并通过模拟校正和数字后校正相结合的方法对偏置、增益和时间误差进行校正。二、拉偏设计:首先,根据拉偏设计板中需求项拉偏的范围和步进对拉偏电路进行设计,通过可程控方式实现对采样时钟、共模电压和供电电压的高精度拉偏;再对拉偏测试中ADC的性能进行测量。包括对芯片的动态特性参数和静态特性参数进行测试,并对国内外兼容ADC芯片的性能变化曲线进行对比。实验结果表明,本文通过TIADC技术构建的采样率倍增应用验证模块经过误差校正后,系统采样率可达4GSPS,有效位数高达9.08bit,满足设计指标需求,可为用户设计高采样率的采集模块提供参考;本文设计的拉偏测试方法可以对需求项进行误差范围小于10%的高精度拉偏,从性能变化曲线可以得出国产ADC的推荐工作条件。此外,通过国内外ADC的性能变化曲线对比,可以帮助用户和生产厂家进一步了解国产ADC的性能。
徐俊楠[7]（2021）在《激光雷达系统测试数据处理及评价》文中指出激光雷达在生活中越来越常见,作为一种结合了高精度测量和雷达远距离探测能力优点的探测体制,凭借激光极强的抗干扰能力,广泛应用于高精度测绘领域,也在深空探测与对地观测领域发挥着不可代替的作用。星载激光雷达系统以在轨卫星作为载体,位置高,视野广,能够对被测星体各个位置进行全方位覆盖,并为卫星提供有效的绝对高程值。因此如何对激光雷达系统进行测试并对被测距离进行准确解算成为研究重心。本文在分析激光雷达测距原理与全波形测试技术原理的基础上,为实现星载激光雷达测距系统完整链路的性能评估,开展全波形主回波信号数据采集与测试处理算法的研究和实现工作。首先阐明星载激光雷达系统与地面激光雷达系统的差异性并对全球星载激光雷达系统技术指标进行梳理,进一步提出改进的测试技术。从对激光雷达系统测距能力测试原理和激光雷达系统的测距精度误差分析两方面来完成对脉冲式全波形激光雷达测试系统的系统级分析。其次,进行了全波形测试数据处理的研究和实现。设计了一套完整的对回波波形数据的处理流程和评价,包括使用滑窗滤波进行回波波形识别、匹配滤波技术进行回波波形提取和回波波形评价,实现了对回波波形的准确提取与其质量评价,最后计算波形形心解算距离,相较于第一代星载激光雷达阈值波形鉴别技术,提升了距离解算的精度。最后,本文通过设计的数据采集模块获得测试数据,并进行处理。结果表明经过本文提出的全波形数据处理流程得到的实际测距值,通过统计可以验证星载激光雷达系统的测距能力指标。通过采用回波波形质量评价权重公式对星载激光雷达系统的回波进行评价,为星载激光雷达系统在发射前通过初步测距性能测试验证测距指标奠定了基础。
李翰超[8]（2021）在《基于涡流无损检测数据的金属构件疲劳裂纹扩展预测方法研究》文中研究表明金属材料或构件在加工、装配和服役过程中,在外界环境和载荷的共同作用下,会在金属材料或构件中产生疲劳裂纹。疲劳裂纹为在自然状态下产生的真实裂纹,与人工裂纹相比,壁面更为复杂,检测信号更加微弱,因此如何实现对其无损检测是该领域面临的一个难题。如何结合各种检测技术的优势,确定合理的复合检测方案,实现对金属表面疲劳裂纹的快速定位、准确测量,也是一个亟待解决的问题。此外,在含疲劳裂纹的金属构件寿命预测研究中,现有各类预测模型存在计算量大、预测准确性较低的问题,尚未采用十分有效的算法研究加载条件、试件厚度和材料特性对金属表面自然疲劳裂纹扩展过程的影响,并以此根据疲劳裂纹深度预测含裂纹金属构件的疲劳寿命。为此,本文针对以上疲劳裂纹研究中存在的问题,采用三点弯曲试验加工了含有疲劳裂纹的试件,并通过脉冲涡流热成像技术和脉冲涡流技术对疲劳裂纹进行检测;根据两种技术在检测疲劳裂纹上的优势和不足,提出了针对疲劳裂纹的脉冲涡流热成像和脉冲涡流无损检测技术的复合无损检测方法,并结合基于遗传算法的BP神经网络,不仅可快速定位疲劳裂纹位置,还可自动化实现对疲劳裂纹深度的精确测量;利用比例边界有限元（SBFEM）方法求解速度等方面的优势,深入研究了加载条件、试件厚度和材料特性对疲劳裂纹扩展过程的影响。最终通过对金属表面裂纹深度的检测结果,实现了对疲劳裂纹扩展行为和疲劳寿命的预测,建立了无损检测与疲劳寿命预测的桥梁。本文的主要研究内容如下:1.通过三点弯曲试验制备含疲劳裂纹的金属试件通过ABAQUS建立裂纹扩展仿真模型,研究了三点弯曲试验参数对金属构件疲劳裂纹深度的影响;构建三点弯曲试验平台,并通过预制人工裂纹在缺陷尖端形成应力集中,实现疲劳裂纹萌生和扩展;采用高分辨率图像采集设备和图像识别软件,采集不同循环次数下疲劳裂纹深度,并建立了循环次数和疲劳裂纹深度之间的对应关系。该部分研究一方面为生成一定深度的自然疲劳裂纹提供实验基础,另一方面也为本论文第三章和第四章提供实验样件。2.基于脉冲涡流热成像技术的疲劳裂纹快速定位方法研究构建脉冲涡流热成像平台。该平台基于电磁感应加热原理,利用金属构件中疲劳裂纹对电涡流分布的扰动,进而对温度场的扰动,对含自然疲劳裂纹的试件进行红外成像;提出利用相邻像素的值及其之间的相关性来计算像素值的方法,对热成像图像进行处理,提升自然疲劳裂纹的识别精度;分析预制裂纹处、疲劳裂纹处以及无裂纹处温度变化,提出自然疲劳裂纹的定位方法,并通过实例分析了定位精度。3.基于脉冲涡流检测的疲劳裂纹深度定量检测方法研究本文首先对含有裂纹金属构件脉冲涡流检测系统进行建模和仿真,获取检测线圈Z轴磁感应强度与裂纹深度之间的映射关系;然后构建脉冲涡流检测平台,并基于该平台和第二章加工的含不同深度的疲劳裂纹试件获取脉冲涡流无损检测电压与裂纹深度的定量关系;为考察自然疲劳裂纹和人工裂纹对脉冲涡流信号影响的不同,研究了脉冲涡流探头在疲劳裂纹上的放置位置对检测结果的影响;最后通过Matlab获取疲劳裂纹定量检测的标定曲线,根据检测电压逆向评估了疲劳裂纹的深度,并与裂纹的真实深度进行对比,并分析误差来源。4.脉冲涡流热成像与脉冲涡流检测复合的疲劳裂纹的定量检测方法研究脉冲涡流热成像可通过一次成像获取多个裂纹的精确位置,脉冲涡流无损检测技术可实现对疲劳裂纹深度的精确检测。为此,本文利用三维电移动平台控制系统将脉冲涡流热成像、脉冲涡流无损检测两种检测技术进行复合。通过脉冲涡流热成像技术实现对金属构件中自然疲劳裂纹定位,并将定位信息传输给三维电移动平台,三维电移动平台精确控制脉冲涡流定量检测探头,并将其定位在缺陷的正上方,从而实现对金属表面疲劳裂纹的自动、快速、准确检测;为提高自动定量检测精度,本文采用基于遗传算法的BP神经网络技术,用脉冲涡流检测实验数据和仿真数据作为训练样本,训练出反映检测电压与裂纹深度之间函数关系的映射模型,并对模型的误差进行验算,证明了该模型可有效减小疲劳裂纹电磁无损检测的测试误差。5.疲劳裂纹扩展行为研究和疲劳寿命预测本文采用比例边界有限元方法,深入探讨加载条件、试件厚度和材料特性对疲劳裂纹扩展过程的影响,提出了基于试验数据的疲劳裂纹扩展行为和疲劳寿命预测模型;接着采用公开算例数据对该模型的有效性进行验证;最后通过疲劳裂纹深度的无损检测数据,对本文的脉冲涡流检测模型和扩展行为预测模型进行验证,分析了预测误差,证实了基于涡流无损检测数据的金属构件疲劳裂纹扩展预测方法的有效性,以此搭建了无损检测与金属构件疲劳寿命预测的桥梁。
吴晓晔[9]（2020）在《高速信号采集系统设计与测试》文中研究说明高端示波器可在航天、航空装备中的电子单元如通信、雷达、导航、航电、计算机等设备的研发、生产和维护中发挥重要作用,为这些电子设备的功能、性能测试和评估提供核心基础仪器支撑。本论文的研究内容为“20GSa/s宽带高速多功能示波器开发及应用”的子项目,负责研究20GSa/s高速信号采集与校准技术、实时数字下变频技术、高速大容量存储技术,本论文研究内容是高端示波器中的关键技术,可为高端示波器的研制奠定基础支撑。本文首先从示波器总体工作原理入手,研究关键组部件20GSa/s高速信号采集模块硬件总体方案,介绍了高速信号采集模块在整机中的作用、与其它组部件的交互关系、内部功能单元组成以及模块完成的主要功能。针对功能和性能需求,给出了模块上ADC、FPGA、时钟等关键元器件型号。最后介绍了工程化设计要求,包括三化设计、六性设计、软件工程化设计要求。本文重点研究了高速信号采集模块涉及的关键技术,即高速信号采样与校准技术、实时数字下变频技术、高速大容量存储技术。高速信号采样方面,通过4片5GSa/s ADC交叉采样实现20GSa/s采样,分析了高速交叉采样关键事项,从时钟电路设计、ADC设计考虑、数据校准三个方面开展分析。时钟设计方面,从基准时钟的选择、时钟电路方案比较、时钟电路设计开展研究,采用小体积、低功耗、低成本的高性能专用时钟芯片方案。数据校准方面,从偏移校准、ADC数据错序校准、相位校准和增益校准4个方面开展校准工作,给出了校准流程。本文针对应用需求特点,给出了实时数字下变频技术架构,该架构由并行数字正交混频、FIR1-FIR3并行滤波器、HB1-HB10滤波器组成,之后对各个功能单元进行了详细分析,给出了实现架构,对于FIR和HB滤波器,给出了最佳滤波器阶数及其幅频响应曲线。高速大容量存储技术从存储器选型、电路设计仿真、存储器控制三个方面开展分析,对比多种存储器,选择了DDR3存储器。最后本文对开展的工作进行了测试和验证评估工作,介绍了测试和验证评估环境及流程,描述了指标测试和验证评估方法。20GSa/s信号采集指标方面,评估了采样率和有效分辨率指标;实时DDC方面,应用矢量信号分析算法,对不同调制方式不同I/Q速率进行了EVM评估;高速大容量存储方面,评估了误码率、写效率、读效率指标。通过评估,全部指标符合指标要求。
李隆胜[10]（2020）在《面向5G移动前传的数字与模拟光纤传输关键技术》文中进行了进一步梳理2018年,3GPP Release 15的冻结标志着第一个可商用的5G标准正式确立。随后,于2020年冻结的Release 16进一步丰富了5G应用场景,加快了全球5G部署进程。传统分布式无线接入网（D-RAN）基于宏基站组网,基站具有完整的基带处理功能。为节省无线接入网建设与运维成本,5G独立组网对集中化无线接入网架构（C-RAN）进行了重构,基带处理功能被解耦并分配到中央单元（CU）、分布单元（DU）和射频单元（RU）,其中DU与RU之间的数据传输由光纤前传链路（fronthaul）承载。“5G部署,承载先行”,前传需提供大容量、高谱效率、低时延与高保真的传输性能且保持低成本,是5G组网中极具挑战的关键环节。前传解决方案可分为基于通用公共无线接口（CPRI）或演进版CPRI（e CPRI）的数字传输、模拟光载无线电（Ro F）传输以及数字模拟集成传输三类技术。本文围绕前传传输性能需求,针对上述三类前传技术方向开展了研究,其关键问题、主要学术贡献及创新点如下:一、面向CPRI数字前传的跃变四电平幅度调制技术基于下一代无源光网络（NG-PON）承载的CPRI链路中,低成本、低带宽器件的使用会造成高带宽信号的畸变,且PAM4等高阶调制格式的引入也会导致链路抗噪声能力降低。CPRI对传输链路的10-12误码率要求给NG-PON带来了巨大的挑战。本文提出了跃变四电平幅度调制（T-PAM4）的光调制格式以提升高速PON传输的可靠性与功率预算并满足CPRI的严苛误码率要求。T-PAM4符号由工作在2倍过采样的数模转换器（DAC）结合特殊设计的电平映射产生,接收端基于2倍过采样对T-PAM4进行二维判决以提升信号的抗噪声性能。实验验证了T-PAM4相较PAM4有5-d B的灵敏度提升。此外,该方案具有较低的硬件实现成本与计算复杂度。二、面向e CPRI数字前传的弹性量化技术相较于CPRI标准,5G前传最新标准e CPRI中传输的数据主要为量化后的频域无线IQ信号,具有更低的带宽开销。然而,采用e CPRI将导致前传数据量随无线网络负载的波动而动态变化。在满足前传峰值请求速率的前提下,过大的负载波动将导致前传带宽部署的冗余,影响了传输效率。此外,无线信道具有时变与频率选择性的功率衰落,加剧了上行IQ信号的量化噪声。针对以上问题,本文进行了如下研究:1)理论分析了频域IQ信号量化后的数据冗余度,提出了一种新型的弹性量化精度方案以缓解e CPRI前传流量的动态特性,减少冗余带宽部署。利用e CPRI功能划分的优势,该方案根据IQ信号的无线信号质量与前传实时负载,自适应地调整IQ信号的量化精度。本工作主要贡献为搭设了符合3GPP标准的无线接入仿真系统,其结果为方案的实际应用提供了可靠的参考价值。系统实现了Low-MAC层与物理层基带功能及无线信道的传输,实验实现了前传IQ信号数据通过光链路的传输。结果表明仅以满载时牺牲1.2～1.9%的终端速率为代价,方案降低了～40%的前传峰值速率,提升了传输效率并节约了链路带宽。此外,本方案基于5G前传广泛部署的e CPRI,比基于CPRI的传输与压缩技术更具实际应用价值。2)理论分析了无线信道衰落对e CPRI前传量化噪声的影响,并据此提出了利用无线系统已有的信道估计结果或解调参考信号对IQ信号进行补偿的方案。该方案在低计算复杂度的基础上能够抑制前传量化噪声高达6.5 d B,可显着提升e CPRI对无线信号的保真度,该效果优于现有针对CPRI的时域补偿方案。三、基于模拟前传的片段时分复用传输技术相较于数字前传,模拟Ro F前传具有更高的传输谱效率。将多路无线IQ信号合并为单路高速模拟信号的复用技术是模拟前传中的关键问题,其中低复杂度的模拟TDM技术是备受业界青睐的候选方案。综合考虑5G多天线（MIMO）场景与低时延要求,TDM方案可采用MIMO信号采样点交织排列的技术以缩短复用时延。该技术依靠大量保护间隔时隙和变频结构来消除光纤传输后采样点间的干扰,分别导致链路传输效率的下降和复杂度上升。本文相应工作如下:1)理论分析了模拟TDM光纤传输对MIMO信号损伤,并针对MIMO交织TDM中采用过多保护时隙导致传输带宽浪费的问题,提出以信号片段为时分复用粒度的改进方案（Se-TDM）。该方案拥有低复杂度的系统结构,在传输谱效率与时延性能间取得平衡。在等效162-Gbps CPRI速率的模拟TDM传输实验中,该方案将传输谱效率提升21%,且支持的QAM阶数从64提升至256。2)提出了一种无变频操作的MIMO交织方案,进一步简化了前传复用结构,并通过理论分析和实验证明了该方案能够实现相同于现有技术的干扰消除效果。该方案直接复用基带IQ信号,更易于减小复用后的信号带宽,提升频谱效率。四、面向数字模拟集成传输的频谱零点填充技术单波长集成共传数字、模拟信号能够实现二者优势互补。集成传输面临硬件结构复杂、谱效率低和信号参数不兼容行业标准等问题。为此,本文开展如下研究:提出了频谱零点填充的集成传输方案,其创新点在于利用56-Gbps PAM4信号在28 GHz处固有的频谱零点,插入5G毫米波射频信号以实现无频谱间隔的高谱效率集成传输;方案中数字信号只需低成本低精度DAC产生,且数字和模拟射频信号分别遵从NG-EPON和5G标准;理论推导了光纤色散对集成传输系统中模拟射频信号质量的影响,并实验演示了频段选择策略以最大化模拟信号传输带宽;基于首次提出的发射机结构,实现了56-Gbps PAM4叠加10×400-MHz模拟射频信号的25-km传输,为目前报道的强度调制直检集成传输方案中最高的容量。综上所述,本文通过理论分析、仿真与实验验证对前传传输中的关键技术开展了一系列研究,为促进光纤承载的5G移动前传演进提供可行的参考方案。
二、泰克公司发布多通道任意波形发生器系列——工业领先的解决方案,具有最高的有效信号保真度能仿真标准的,任意的,模拟和数字信号（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、泰克公司发布多通道任意波形发生器系列——工业领先的解决方案,具有最高的有效信号保真度能仿真标准的,任意的,模拟和数字信号（论文提纲范文）
（2）HIAF-Kicker电源控制系统关键技术研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 引言 |
| 1.1 课题研究背景 |
| 1.2 加速器踢轨磁铁电源控制技术研究现状 |
| 1.2.1 电源控制方式研究现状 |
| 1.2.2 高速数据采集系统研究现状 |
| 1.2.3 加速器定时技术研究现状 |
| 1.3 论文主要工作和创新点 |
| 第2章 Kicker电源数字控制器 |
| 2.1 控制需求及系统架构 |
| 2.2 电源数字控制器硬件 |
| 2.2.1 核心板+核心底板 |
| 2.2.2 光纤扩展板 |
| 2.2.3 光纤子板 |
| 2.3 数字控制器核心软件设计 |
| 2.3.1 数据通信模块 |
| 2.3.2 电源控制事例解析模块 |
| 2.3.3 百路快脉冲同步触发模块 |
| 2.4 Kicker电源上位机操作软件 |
| 2.4.1 Socket编程流程 |
| 2.4.2 上位机操作界面 |
| 2.5 小结 |
| 第3章 基于国产ADC芯片的Kicker电源高速波形采集系统 |
| 3.1 高速数据采集相关理论 |
| 3.1.1 时间交替采样技术 |
| 3.1.2 JESD204 高速接口及协议 |
| 3.2 Kicker高速数据采集系统硬件方案 |
| 3.2.1 高速ADC芯片 |
| 3.2.2 高速采集子卡硬件 |
| 3.2.3 高速采集载板硬件 |
| 3.2.4 高速采集卡功能测试 |
| 3.3 Kicker高速采集系统软件设计 |
| 3.3.1 ADC芯片的SPI配置 |
| 3.3.2 数据接收与高速数字信号处理模块 |
| 3.3.3 Kicker电源波形实时监测算法设计 |
| 3.3.4 Kicker电源高速波形采集实验 |
| 3.4 小结 |
| 第4章 WR定时技术在Kicker高速采集系统中的应用 |
| 4.1 WR定时技术简介 |
| 4.1.1 PTP定时协议 |
| 4.1.2 WR同步链路模型 |
| 4.1.3 全数字双混频鉴相器 |
| 4.2 WR定时技术在Kicker高速采集系统中的应用 |
| 4.2.1 时间输入接口及Sync Node节点TAI时间编码 |
| 4.2.2 Sync Node节点TAI时间信息转换的Verilog实现方法 |
| 4.2.3 Kicker高速采集系统内时间信号转换 |
| 4.3 小结 |
| 第5章 总结与展望 |
| 5.1 论文工作总结 |
| 5.2 下一步工作展望 |
| 参考文献 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
| 致谢 |
（3）标准数字抖动产生模块设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 本论文主要工作 |
| 1.3.1 技术路线与主要指标 |
| 1.3.2 本文章节安排 |
| 第二章 数字系统中抖动特性与设计目标分析 |
| 2.1 抖动的定义与分类 |
| 2.2 数字信号抖动特性分析 |
| 2.3 课题指标与技术难点分析 |
| 2.3.1 幅度噪声引起抖动分析 |
| 2.3.2 反射与串扰引起抖动分析 |
| 2.4 本章小结 |
| 第三章 抖动产生技术研究与方案设计 |
| 3.1 抖动产生技术研究 |
| 3.1.1 基于模拟调制的抖动产生技术 |
| 3.1.2 基于PLL结构的抖动产生技术 |
| 3.2 抖动产生方案设计 |
| 3.2.1 基于模拟调制的抖动产生方案设计 |
| 3.2.2 基于PLL结构的抖动产生方案设计 |
| 3.3 基于数字合成与DTC数字时间转换的抖动产生技术 |
| 3.3.1 DTC数字时间转换技术 |
| 3.3.2 数字合成技术 |
| 3.3.3 标准数字抖动产生整体方案设计 |
| 3.4 本章小结 |
| 第四章 数字抖动产生电路实现 |
| 4.1 抖动合成电路设计 |
| 4.1.1 数字时间转换电路设计 |
| 4.1.2 时钟数据恢复电路 |
| 4.1.3 基于高速D触发器的重定时电路 |
| 4.2 基于数字合成的抖动波形加载电路设计 |
| 4.2.1 频率控制电路 |
| 4.2.2 抖动波形存储电路 |
| 4.3 数字抖动产生模块控制电路设计 |
| 4.3.1 抖动幅度频率自适应电路 |
| 4.3.2 抖动控制电路时序设计 |
| 4.4 低抖动电路板设计 |
| 4.4.1 低噪声设计 |
| 4.4.2 PCB层叠与布局设计 |
| 4.4.3 布线设计 |
| 4.5 本章小结 |
| 第五章 测试与分析 |
| 5.1 电路调试与分析 |
| 5.1.1 电源模块调试与分析 |
| 5.1.2 控制电路调试与分析 |
| 5.2 低抖动电路测试与分析 |
| 5.3 项目指标测试 |
| 5.4 本章小节 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
| 附录 |
（4）基于PXIe总线的射频信号综合测试模块设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.2.1 国内外产品现状 |
| 1.2.2 可重构技术国内外研究现状 |
| 1.3 本文的研究意义 |
| 1.4 本论文的主要内容及结构安排 |
| 第二章 射频信号综合测试模块总体方案设计 |
| 2.1 总体方案设计 |
| 2.2 收发机架构 |
| 2.2.1 超外差式收发机 |
| 2.2.2 数字中频收发机 |
| 2.2.3 零中频收发机 |
| 2.3 射频信号收发模块方案设计 |
| 2.3.1 芯片选型 |
| 2.3.2 接收通道整体方案设计 |
| 2.3.3 发射通道整体方案设计 |
| 2.4 网络参数分析模块方案设计 |
| 2.5 本章小结 |
| 第三章 射频信号综合测试模块硬件电路设计 |
| 3.1 射频信号综合测试模块整体结构设计 |
| 3.2 数字信号处理板实现方案 |
| 3.2.1 PXIe接口硬件电路设计 |
| 3.2.2 FPGA选型 |
| 3.3 射频板实现方案 |
| 3.3.1 AD9361 模块设计 |
| 3.3.2 时钟模块设计 |
| 3.3.3 FMC与FPGA接口实现方案 |
| 3.3.4 外围射频通道设计 |
| 3.4 射频转接板实现方案 |
| 3.5 网络参数测量板实现方案 |
| 3.5.1 激励源功分电路 |
| 3.5.2 开关电路硬件设计 |
| 3.5.3 定向耦合器耦合电路 |
| 3.5.4 信号传输等长电路设计 |
| 3.6 电源模块设计 |
| 3.7 本章小结 |
| 第四章 射频信号综合测试模块数字逻辑设计 |
| 4.1 AD9361 相关接口逻辑设计 |
| 4.1.1 SPI控制逻辑设计 |
| 4.2 频谱分析仪数字逻辑设计 |
| 4.2.1 频率分辨率带宽 |
| 4.2.2 分辨率带宽滤波器设计 |
| 4.3 射频信号发生器数字逻辑设计 |
| 4.3.1 DDS主动发送模块设计 |
| 4.3.2 数字调制设计 |
| 4.4 网络参数分析仪逻辑设计 |
| 4.4.1 同步模块设计 |
| 4.5 本章小结 |
| 第五章 系统测试与结果分析 |
| 5.1 射频信号发生器功能测试 |
| 5.2 频谱分析仪功能测试 |
| 5.3 矢量网络参数测试 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 课题结论 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（5）8通道12位采集与存储模块设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 ADC发展现状 |
| 1.2.2 示波器发展现状 |
| 1.2.3 高速数据采集卡发展现状 |
| 1.3 本论文的主要贡献与创新 |
| 1.4 本论文的结构安排 |
| 第二章 系统方案设计 |
| 2.1 系统整体结构 |
| 2.2 模数转换方案 |
| 2.3 控制与处理方案 |
| 2.3.1 核心芯片对比 |
| 2.3.2 7 系列FPGA选型 |
| 2.4 深存储方案 |
| 2.5 时钟产生方案 |
| 2.5.1 双锁相环时钟产生器 |
| 2.5.2 时钟树结构 |
| 2.6 本章小结 |
| 第三章 采集模块硬件设计 |
| 3.1 ADC电路设计 |
| 3.1.1 ADC前端驱动电路设计 |
| 3.1.2 ADC外参考电路设计 |
| 3.1.3 ADC时钟输入电路设计 |
| 3.2 FPGA电路设计 |
| 3.3 配置接口 |
| 3.3.1 千兆收发器接口 |
| 3.3.2 DDR3 SDRAM 存储器接口 |
| 3.4 时钟电路设计 |
| 3.5 电源电路设计 |
| 3.6 本章小结 |
| 第四章 FPGA逻辑设计 |
| 4.1 ADC数据接收 |
| 4.1.1 JESD204B协议简介 |
| 4.1.2 数据接收模块设计 |
| 4.2 任意整数比例抽取模块 |
| 4.3 片内存储模块 |
| 4.4 深存储模块 |
| 4.5 SRIO数据传输 |
| 4.5.1 Rapid IO协议简介 |
| 4.5.2 Xilinx SRIO解决方案 |
| 4.5.3 SRIO传输模块设计 |
| 4.6 本章小结 |
| 第五章 基于时间戳的多通道同步和校正方法 |
| 5.1 多ADC时间戳同步 |
| 5.2 多通道时间戳校正 |
| 5.3 时钟同步、链路建立与时间戳的配置顺序 |
| 5.4 控制信号的时序调节 |
| 5.5 触发点偏移动态校正 |
| 5.6 本章小结 |
| 第六章 系统验证 |
| 6.1 系统带宽验证 |
| 6.2 系统最高实时采样率验证 |
| 6.3 有效位数验证 |
| 6.4 通道间同步验证 |
| 6.5 存储深度验证 |
| 6.6 本章小结 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
（6）国产高速ADC采样率倍增应用验证与拉偏设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 本文主要贡献与创新 |
| 1.4 研究内容及结构 |
| 第二章 总体方案设计 |
| 2.1 4GSPS采样率倍增技术方案 |
| 2.1.1 高速采样技术原理与误差分析 |
| 2.1.2 4GSPS采样率倍增模块总体方案 |
| 2.2 ADC拉偏测试技术方案 |
| 2.2.1 ADC需求项拉偏测试原理 |
| 2.2.2 ADC需求项拉偏测试总体方案 |
| 2.3 本章小结 |
| 第三章 采样率倍增系统的设计与实现 |
| 3.1 采样率倍增模块硬件电路设计 |
| 3.1.1 宽带驱动电路设计 |
| 3.1.2 多相采样时钟设计 |
| 3.1.3 同步复位电路设计 |
| 3.2 高速数据流接收与处理 |
| 3.2.1 高速数据流接收与缓存设计 |
| 3.2.2 高速数据处理模块设计 |
| 3.3 基于正弦拟合的误差估计与校正方法 |
| 3.3.1 基于三参数正弦拟合算法的误差估计 |
| 3.3.2 基于三参数正弦拟合的误差校正 |
| 3.4 本章小结 |
| 第四章 拉偏测试系统的设计与性能指标的计算 |
| 4.1 ADC拉偏测试模块硬件电路设计 |
| 4.1.1 宽带驱动电路设计 |
| 4.1.2 电压拉偏与监控电路设计 |
| 4.1.3 采样时钟拉偏电路设计 |
| 4.2 ADC主要性能指标与计算方法 |
| 4.2.1 静态特性 |
| 4.2.2 动态特性 |
| 4.3 本章小结 |
| 第五章 系统测试与验证 |
| 5.1 采样率倍增模块调试与性能测试 |
| 5.1.1 硬件功能与性能测试 |
| 5.1.2 系统性能测试与分析 |
| 5.2 ADC拉偏测试模块调试与测试分析 |
| 5.2.1 硬件调试与分析 |
| 5.2.2 国内外ADC性能对比 |
| 5.3 本章小结 |
| 第六章 结论与展望 |
| 6.1 课题结论 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（7）激光雷达系统测试数据处理及评价（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景 |
| 1.2 激光雷达系统的发展与研究现状 |
| 1.2.1 星载激光雷达系统的发展 |
| 1.2.2 国外研究现状 |
| 1.2.3 指标对比总结 |
| 1.3 本文主要研究内容和章节安排 |
| 第2章 激光雷达系统测试工作原理 |
| 2.1 激光雷达系统关键指标 |
| 2.2 激光雷达系统工作原理 |
| 2.3 激光雷达测距能力测试原理 |
| 2.3.1 最大测程 |
| 2.3.2 测距精度 |
| 2.4 测距精度误差分析 |
| 2.4.1 系统误差 |
| 2.4.2 随机误差 |
| 2.5 地面激光雷达测距系统性能测试方法 |
| 2.5.1 现有测试方法 |
| 2.5.2 地面激光测距仪性能测试方法比较 |
| 2.5.3 测试方法小结 |
| 2.6 星载激光雷达测距系统性能测试 |
| 2.7 本章小结 |
| 第3章 激光雷达系统测试数据采集 |
| 3.1 功能设计分析与要求 |
| 3.1.1 主波探测模块 |
| 3.1.2 回波模拟器模块 |
| 3.1.3 采集器件的选择 |
| 3.2 LabVIEW开发环境概述 |
| 3.3 测试数据采集 |
| 3.3.1 采集软件流程图 |
| 3.3.2 登录管理子模块设计 |
| 3.3.3 采集主程序界面设计 |
| 3.3.4 波形显示子模块设计 |
| 3.4 本章小结 |
| 第4章 全波形数据处理 |
| 4.1 基于滑窗滤波的地表回波波形识别流程 |
| 4.2 基于匹配滤波技术的回波波形提取流程 |
| 4.3 回波提取实现 |
| 4.4 基于波形形心计算流程 |
| 4.5 测距精度验证与回波波形评价 |
| 4.5.1 测距精度验证 |
| 4.5.2 回波波形评价 |
| 4.6 本章小结 |
| 第5章 总结与展望 |
| 参考文献 |
| 致谢 |
（8）基于涡流无损检测数据的金属构件疲劳裂纹扩展预测方法研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 疲劳裂纹无损检测方法与现状 |
| 1.2.1 自然疲劳裂纹的研究现状 |
| 1.2.2 脉冲涡流热成像检测和脉冲涡流无损检测 |
| 1.2.2.1 脉冲涡流热成像检测 |
| 1.2.2.2 脉冲涡流无损检测技术 |
| 1.3 疲劳裂纹扩展行为预测国内外现状 |
| 1.3.1 疲劳裂纹扩展行为的国内外研究现状 |
| 1.3.2 比例边界有限元法研究现状 |
| 1.4 目前研究中存在的主要问题 |
| 1.5 论文主要章节安排和创新点 |
| 1.5.1 论文主要章节安排 |
| 1.5.2 论文主要创新点 |
| 第二章 制备含疲劳裂纹的金属试件 |
| 2.1 金属构件疲劳裂纹的制备原理 |
| 2.2 基于ABAQUS的金属构件疲劳裂纹萌生及扩展仿真 |
| 2.2.1 ABAQUS |
| 2.2.2 疲劳裂纹萌生及扩展仿真模型 |
| 2.2.3 疲劳裂纹萌生及扩展仿真结果 |
| 2.3 金属构件疲劳裂纹制备实验平台 |
| 2.4 三点弯曲试验中疲劳裂纹扩展情况 |
| 2.4.1 疲劳裂纹扩展情况观测 |
| 2.4.2 疲劳裂纹扩展情况测量 |
| 2.5 本章小结 |
| 第三章 基于脉冲涡流热成像方法的自然疲劳裂纹快速定位方法研究 |
| 3.1 脉冲涡流热成像检测理论基础 |
| 3.2 脉冲涡流热成像实验平台 |
| 3.2.1 脉冲激励信号发生系统 |
| 3.2.2 脉冲涡流热成像信号采集系统 |
| 3.3 脉冲涡流热成像处理算法研究 |
| 3.4 疲劳裂纹的脉冲涡流热成像及结果分析 |
| 3.5 本章小结 |
| 第四章 基于脉冲涡流检测技术的自然疲劳裂纹深度定量检测方法研究 |
| 4.1 脉冲涡流技术检测理论基础 |
| 4.1.1 脉冲涡流技术检测原理 |
| 4.1.2 脉冲涡流无损检测中的趋肤效应 |
| 4.2 含裂纹的金属构件脉冲涡流检测方法有限元建模 |
| 4.2.1 COMSOL Multiphysics |
| 4.2.2 仿真建模 |
| 4.2.3 仿真结果分析 |
| 4.3 脉冲涡流无损检测实验平台 |
| 4.3.1 激励信号源 |
| 4.3.2 激励线圈和检测探头 |
| 4.3.2.1 激励线圈参数 |
| 4.3.2.2 检测磁传感器参数 |
| 4.3.3 放大滤波电路 |
| 4.3.4 信号采集处理终端 |
| 4.3.4.1 数据采集模块 |
| 4.3.4.2 数据处理模块 |
| 4.3.5 位移标定器 |
| 4.4 脉冲涡流无损检测实验 |
| 4.5 本章小结 |
| 第五章 脉冲涡流热成像与脉冲涡流检测复合的疲劳裂纹的定量检测方法研究 |
| 5.1 脉冲涡流热成像与脉冲涡流检测复合检测方法研究 |
| 5.1.1 复合策略 |
| 5.1.2 复合方法 |
| 5.2 基于BP神经网络的疲劳裂纹定量识别算法研究 |
| 5.2.1 BP神经网络 |
| 5.2.2 基于BP神经网络的疲劳裂纹定量检测方法 |
| 5.3 基于遗传算法的神经网络优化疲劳裂纹定量识别精度 |
| 5.4 本章小结 |
| 第六章 基于疲劳裂纹检测结果的疲劳裂纹扩展预测 |
| 6.1 疲劳裂纹扩展仿真原理 |
| 6.1.1 比例边界有限元的坐标系 |
| 6.1.2 考虑循环载荷和试样特性的自然裂纹扩展 |
| 6.2 疲劳裂纹扩展仿真 |
| 6.2.1 含自然疲劳裂纹的二维连续介质控制方程 |
| 6.2.2 自然疲劳裂纹扩展的数值实现 |
| 6.2.3 自然疲劳裂纹扩展数值实现的算例验证 |
| 6.2.4 疲劳裂纹扩展行为预测 |
| 6.3 案例分析和验证 |
| 6.4 本章小结 |
| 第七章 全文总结与展望 |
| 7.1 全文总结 |
| 7.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间取得的成果 |
（9）高速信号采集系统设计与测试（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景 |
| 1.2 目的及意义 |
| 1.3 国内外研究现状及分析 |
| 1.3.1 国外研究现状 |
| 1.3.2 国内研究现状 |
| 1.3.3 国内外文献综述的简析 |
| 1.4 主要研究内容 |
| 第2章 总体方案设计 |
| 2.1 整机总体结构简图 |
| 2.2 高速采集模块硬件总体方案 |
| 2.3 关键器件选型 |
| 2.4 工程化设计 |
| 2.4.1 三化设计 |
| 2.4.2 六性设计 |
| 2.4.3 软件工程化 |
| 2.5 本章小结 |
| 第3章 高速信号采样与校准技术研究 |
| 3.1 20GSA/S高速信号采样技术 |
| 3.2 时钟电路设计 |
| 3.2.1 基准时钟的选择 |
| 3.2.2 时钟电路方案比较 |
| 3.2.3 时钟电路实现 |
| 3.3 ADC设计考虑 |
| 3.3.1 数据窗口对齐 |
| 3.3.2 ADC启动同步 |
| 3.3.3 数据处理过程同步 |
| 3.3.4 子ADC校准 |
| 3.4 数据校准 |
| 3.4.1 交叉采样带来的误差 |
| 3.4.2 数据校准流程 |
| 3.5 本章小结 |
| 第4章 实时DDC与高速大容量存储技术研究 |
| 4.1 实时DDC技术 |
| 4.1.1 实时DDC架构 |
| 4.1.2 数字正交混频设计 |
| 4.1.3 FIR1滤波器设计 |
| 4.1.4 FIR2滤波器设计 |
| 4.1.5 FIR3滤波器设计 |
| 4.1.6 HB滤波器设计 |
| 4.2 高速大容量存储技术 |
| 4.2.1 存储器选型 |
| 4.2.2 电路设计与仿真 |
| 4.2.3 存储器控制 |
| 4.3 本章小结 |
| 第5章 测试和验证 |
| 5.1 测试和验证环境 |
| 5.2 20GSA/S信号采集指标评估 |
| 5.3 实时DDC指标评估 |
| 5.4 高速大容量存储指标评估 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读学位期间发表的论文及其它成果 |
| 致谢 |
| 个人简历 |
（10）面向5G移动前传的数字与模拟光纤传输关键技术（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 光纤承载的无线接入网研究背景 |
| 1.2 光纤前传关键问题及研究现状 |
| 1.3 本论文的研究内容和创新点 |
| 1.4 本文的结构安排 |
| 参考文献 |
| 第二章 高可靠CPRI数字传输与压缩技术 |
| 2.1 基于跃变PAM4 调制格式的低误码传输技术 |
| 2.2 基于椭圆滤波重采样的前传数据压缩 |
| 2.3 CPRI前传FPGA系统仿真及时延验证 |
| 2.4 本章小结 |
| 参考文献 |
| 第三章 针对e CPRI数字前传的弹性量化精度技术 |
| 3.1 针对无线信号质量多样性的灵活量化精度技术 |
| 3.2 负载自适应的链路弹性容量方案 |
| 3.3 基于无线衰落补偿的量化噪声抑制技术 |
| 3.4 本章小结 |
| 参考文献 |
| 第四章 承载MIMO信号的模拟光纤传输技术 |
| 4.1 基于片段时分复用的模拟前传传输技术 |
| 4.2 无中频变换的基带MIMO交织时分复用方案 |
| 4.3 本章小结 |
| 参考文献 |
| 第五章 数字与模拟前传集成传输 |
| 5.1 零点填充技术原理及信号质量分析 |
| 5.2 实验系统与结果分析 |
| 5.3 本章小结 |
| 参考文献 |
| 第六章 总结和展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 附录 缩略语 |
| 致谢 |
| 攻读博士学位期间已发表的论文 |
| 攻读博士学位期间申请的发明专利 |
| 攻读博士学位期间参与的科研项目 |
四、泰克公司发布多通道任意波形发生器系列——工业领先的解决方案,具有最高的有效信号保真度能仿真标准的,任意的,模拟和数字信号（论文参考文献）
- [1]基于FPGA的数据生成与采集系统设计[D]. 尉倞浩. 杭州电子科技大学, 2021
- [2]HIAF-Kicker电源控制系统关键技术研究与实现[D]. 刘艳. 中国科学院大学(中国科学院近代物理研究所), 2021(01)
- [3]标准数字抖动产生模块设计与实现[D]. 雷晟存. 电子科技大学, 2021(01)
- [4]基于PXIe总线的射频信号综合测试模块设计[D]. 王澈. 电子科技大学, 2021(01)
- [5]8通道12位采集与存储模块设计[D]. 蒋臻. 电子科技大学, 2021(01)
- [6]国产高速ADC采样率倍增应用验证与拉偏设计[D]. 杨月. 电子科技大学, 2021(01)
- [7]激光雷达系统测试数据处理及评价[D]. 徐俊楠. 北华航天工业学院, 2021(06)
- [8]基于涡流无损检测数据的金属构件疲劳裂纹扩展预测方法研究[D]. 李翰超. 电子科技大学, 2021(01)
- [9]高速信号采集系统设计与测试[D]. 吴晓晔. 哈尔滨工业大学, 2020
- [10]面向5G移动前传的数字与模拟光纤传输关键技术[D]. 李隆胜. 上海交通大学, 2020(01)