一、SOI晶圆需求将大幅增长（论文文献综述）
张依依[1]（2021）在《SEMI报告：全球硅晶圆出货量再创新高》文中提出近日，SEMI硅制造商集团（SMG）发布了2021年第三季度全球硅晶圆出货预测报告。报告显示，2021年第三季度，全球硅晶圆出货量较上一季度增长3.3%，达到36.49亿平方英寸，创下了新的行业纪录。2021年第三季度，全球硅晶圆出货量比去年同期的31.35亿平方英寸增长了16.4%。产?
吴其宇[2]（2021）在《MEMS压力传感器及其抗干扰设计》文中研究表明在“十四五”规划中重点强调了高性能MEMS传感器的研制。鉴于传统的硅基MEMS压力传感器普遍具有温度漂移和时间漂移等缺点,本文从抗干扰的角度出发,基于信噪比理论对MEMS压力传感器芯片进行了结构设计,并结合恒温控制和恒流源自校正方法显着提升了其性能,论文的主要研究内容如下:首先,理论分析了基于惠斯通电桥结构的压力传感器工作原理,简介了传感器温漂和时漂产生原因。通过ANSYS模拟仿真设计了多种压力传感器结构,并结合噪声相关模型,对传感器噪声与信噪比进行了理论计算分析,进而利用标准MEMS加工工艺对多种传感器中部分进行制作与封装。其次,完成基于MEMS压力传感器的硬件电路和软件设计,系统主要包含压力信号测量功能、恒温补偿控制功能和时漂恒流源自校正功能。其中,恒温控制部分采用积分分离PID算法,与传统PID算法相比,能够起减小温度振荡作用;恒流源时漂自校正采用AD5420可调电流源,通过改变电流大小模拟气压变化情况,能够在传感器发生时漂后重新标定输出特性曲线,减小传感器时漂后的测量误差。然后,搭建实验平台并对传感器进行测试。实验测试发现,压力传感器灵敏度为0.046m V/（V·k Pa）。温度补偿实验中,热零点漂移由恒温补偿前-0.0115～0.0652%FS/℃降至恒温后-0.00161～0.00788%FS/℃,热灵敏度漂移由-0.118～-0.073%FS/℃降至-0.00193～0.01528%FS/℃。在恒温条件下进行时漂自校正实验,传感器自校正前后预测误差范围由-3.436～0.875k Pa降低至-2.086～1.765k Pa,预测误差全范围由4.311k Pa减至3.851k Pa。最后,对各结构传感器进行输出信号测量以及噪声测试。由于传感器本征噪声很小,需要尽可能排除外界干扰,因此噪声测量实验对电源与测量器件要求较高。测得数据后,计算其信噪比,实验测得的信噪比与理论值差距在-19.25%～2.89%范围之内。证明传感器信噪比与结构有关。在恒压源输入条件下,传感器信噪比随着压敏元件条折叠匝数增加而增加,随着压敏元件长度的增大而先升后降,一般在压敏元件长度125μm左右达到极大值,唯有单条型传感器在长度75μm左右信噪比比125μm处稍高。本文通过设计传感器的外围恒温控制、时漂自校正系统,提高了传感器的抗干扰能力,有效的降低了测量误差,并探究了传感器结构对其信噪比的影响,对压阻式压力传感器性能的提升有着一定参考价值。
王强[3]（2021）在《静电梳齿驱动MEMS扫描镜研究》文中研究说明MEMS技术自从被发明以来,就由于其低廉的成本和优越的便携性,受到了光、机、电等绝大多数工程领域的青睐。随着近年来集成电路技术的高度发展和成熟,MEMS领域也出现了多款热门产品,成为了投资领域和高新技术创业等方面炙手可热的方向。这其中,MEMS扫描镜因其具有体积小、驱动功耗低、响应速度快、扫描频率高和寿命长等优异的性能,在激光雷达、投影显示、光学相干层析成像和光通信等领域具有巨大的应用价值,是当前MOEMS领域的重要研究方向。静电梳齿驱动因其良好的工艺兼容性,以及芯片尺寸小、可靠性高和加工成本低等优势,成为了主流的MEMS扫描镜驱动方式,也是研究热点之一。然而,目前的静电梳齿驱动MEMS扫描镜绝大多数都是李萨如扫描式,无法实现光栅扫描,且存在口径偏小等问题。本文系统性的研究了静电梳齿驱动MEMS扫描镜,包括理论研究、结构设计、性能分析、工艺加工以及测试和封装。主要研究内容如下:1、静电梳齿驱动MEMS扫描镜理论研究。系统的总结了静电驱动工作原理和实现方式,具体包括平板驱动、平面梳齿驱动、垂直梳齿驱动以及梳齿和扫描镜的结合方式等内容。阐述了MEMS扫描镜的扫描维度、扫描模式和关键参数的基本原理。总结了MEMS扫描镜的镜面面形控制、镜面反射率和可靠性方面的理论知识。2、静电梳齿驱动MEMS二维扫描镜的结构设计、理论分析和模拟仿真。提出了一种基于应力自组装方式的垂直梳齿驱动光栅扫描式MEMS二维扫描镜,对整体结构,以及慢轴和快轴进行了设计,并对扫描镜的性能进行了分析和仿真,包括快轴谐振频率仿真、扫描角度分析、动态变形分析、抗冲击分析和随机振动分析。3、静电梳齿驱动MEMS二维扫描镜的加工和性能测试。进行了工艺流程设计,并完成了MEMS扫描镜的工艺加工,总结了部分关键加工工艺和驱动方式,并对MEMS扫描镜的性能进行了测试,包括面形测试以及快轴和慢轴的角度和频率测试。4、静电梳齿驱动MEMS二维扫描镜的真空测试和真空封装。搭建了光束扫描测试系统和真空测试平台,完成了MEMS扫描镜的真空测试,真空条件下扫描镜的快轴谐振角度有了极大增加。设计并完成了MEMS扫描镜的真空封装。综上所述,本文提出了一种口径为4mm的光栅扫描式静电梳齿驱动MEMS二维扫描镜,快轴和慢轴分别采用了平面梳齿驱动和垂直梳齿驱动,设计、加工了样品,并完成了测试和封装,实现了约59°×4°左右的光学扫描角。本文所研制的扫描镜口径较大,通过创新性的引入残余应力使慢轴翘曲获得垂直梳齿驱动器,能实现光栅式二维扫描,克服了现有绝大多数静电驱动MEMS二维扫描镜的李萨如式扫描轨迹,可望应用到低成本便携式激光雷达系统当中,具有一定的前景,对我国MEMS扫描镜技术的发展具有潜在的价值和促进作用。
白冰[4]（2021）在《硅基表面等离激元偏振调控器件研究》文中提出近年来,以硅基光电子技术为代表的片上集成技术越来越受到学术和产业界的关注。尽管硅与包层材料之间的高折射率差显着减小了器件尺寸,但偏振态对硅基光电子器件和回路的性能产生了非常显着的影响。目前,大多数的硅基片上偏振调控器件都是介质波导结构。由于介质材料的双折射效应较弱,器件尺寸往往较大,且结构相对复杂。表面等离激元是一种存在于介质和金属界面的特殊表面波,可以将光场能量很好地限制在界面附近,具有亚波长尺度的光场限制能力。更为重要的是,表面等离激元是横磁模,具有天然的偏振敏感性,为超小型的硅基偏振调控器件的研究提供了全新思路。其与硅基光波导结合可以有效调控波导模式的有效折射率和光场分布,显着增强器件的双折射效应,有望实现超小型、高性能的片上硅基表面等离激元偏振调控器件。本论文围绕片上偏振调控技术,以硅基混合表面等离激元波导为基本结构,研究超小型片上偏振调控器件。通过引入金属结构增加设计自由度,探索硅波导与硅基混合表面等离激元波导光场模式分布的特点。在SOI（Silicon-on-Insulator）材料平台基础上,提出了两种混合表面等离激元波导偏振调控器件,并且探讨了利用偏振转换实现片上光子加法器的可能。本论文的主要创新成果总结如下:1.提出了一种基于中空型硅基混合表面等离激元波导的TM模式片上起偏器。通过优化锥形波导结构,并且利用TM模式的光场限制能力,有效阻断了TE模式的传播。由于硅波导上方的金属条宽度远大于波导宽度,该结构无需金属与波导的精确对准,增大了工艺容差,有效降低了工艺难度。分析结果表明,在整个C波段,器件消光比大于34 d B且插入损耗小于1 d B。当器件长度为4μm时,在1.55μm波长下消光比可达57.7 d B,插入损耗为0.145 d B/μm。2.提出了一种基于弯曲非对称定向耦合的超小型片上偏振旋转分束器。在表面等离激元与弯曲波导结构的共同作用下,交叉偏振耦合系数得到了显着增大。分析结果表明,器件耦合长度仅为5.21μm。通过表面等离激元调控光场分布和波导模式有效折射率,器件TM-TE模式的偏振转化效率可达99.9%。1.55μm波长下,TM模式和TE模式的消光比分别为20.6 d B和32.5 d B。在80 nm带宽范围内,偏振转化效率大于90%,通道串扰小于-19 d B。3.提出了基于硅基表面等离激元加法器的光子神经网络。面向双端口光子卷积神经网络,对其中的矩阵相乘部分进行了理论研究与实验验证,测试结果表明该结构具备10GOPS的光域矩阵乘加计算能力;利用同一波导中TM与TE偏振态良好的正交性以及不同波导之间的偏振交叉耦合,设计了双端口硅基表面等离激元光子加法器,对矩阵相乘部分的输出实现了稳定可靠的光域求和运算。面向多端口光子储备池计算网络,利于多个偏振模式的正交性,设计了多端口硅基表面等离激元光子加法器,对随机投影层的多通道输出实现了求和运算,且器件尺寸相对紧凑。
李聪聪[5]（2021）在《高速低功耗LIGBT机理与特性研究》文中研究表明功率半导体器件作为提升电能利用效率的关键之所在,将为我国经济插上绿色环保、高效智能的翅膀飞向世界之巅。SOI LIGBT凭借更强的负载能力以及易于集成的有利条件,将为大功率集成电路提供一种极具潜力的设计方案。但是目前由于器件在关断过程中需要抽取大量非平衡载流子,降低了其关断速度,限制了其在高频电路中应用前景。引入短路阳极结构可以极大地改善器件的关断特性,但是会在正向导通时带来电压折回效应,影响器件正常使用。为了解决上述问题,本文提出了两种新型SOI LIGBT器件结构,并在最后提出了具有可行性的工艺制造方案。1.提出一种具有可控阳极栅的SOI LIGBT。该结构主要特点为通过局部热氧化工艺在薄顶层硅中所引入阴极/阳极槽栅结构。一方面,在正向导通时,给阳极栅电极施加固定负压,使得在阳极槽栅侧壁形成空穴堆积层增强器件空穴发射效率,且阻断电子流通路径从而抑制Snapback效应,另一方面,阴极槽栅对注入的空穴具有阻挡作用,并且阴极槽栅侧壁所堆积的电子进一步增强了载流子存储效应,降低了器件的正向导通压降。在正向阻断时,给阳极栅电极施加固定正压,在阳极槽栅侧壁堆积的电子将降低阳极分布电阻,抑制寄生PNP三极管的开启,使器件具有类LDMOS击穿特性,提高器件耐压。在关断过程中,阳极栅电极将提前由固定负压转换为固定正压,消除阳极槽栅侧壁的空穴堆积层,提前停止阳极槽栅处的空穴注入,降低注入效率,并且形成电子堆积层,提供一条势垒更低的电子抽取路径,提高器件的关断速度。仿真结果表明,新结构与传统结构相比,相同导通压降下,关断损耗最高可降低64.1%,相同阳极注入剂量下,导通压降降低了25.8%。另外该结构可完全抑制Snapback效应,耐压提升了19.2%,并且耐压不受阳极剂量所影响,设计窗口更为灵活。2.提出一种具有集成MOS的SOI LIGBT。该结构的主要特征为阳极区的集成MOS管,集成MOS的源漏两端分别连接LIGBT的阳极N+和阳极P+。在正向导通时,集成MOS管处于栅源短接工作模式无法开启,因此电子无法通过阳极N+流向阳极,故器件成功抑制了Snapback效应。在反向导通时,集成MOS管处于栅漏短接工作模式,随着反向电压的逐渐增大,集成MOS管将开启,因此新结构也能实现反向导通功能。在关断过程中,集成MOS管处于栅源短接工作模式,但是集成MOS管P型沟道区掺杂浓度不高,随着阳极电压上升至总线电压,P型沟道将完全耗尽,因此集成MOS管将发生穿通,为电子提供一条抽取通道,降低了器件的关断损耗。另外器件还引入栅极场板、阳极场板与阴极场板使得漂移区电场分布更为均匀,提高耐压。仿真结果表明,新结构与传统结构相比,耐压提升了12.3%,成功抑制了Snapback效应并且具有反向导通能力。在工作电流为100A/cm2相同导通压降下,关断损耗降低了53.4%,在工作电流为200A/cm2时关断损耗降低了61.4%。另外在相同测试条件下,抗短路时间提升了50.4%。
张骥,苏炳熏,许静,罗军[6]（2021）在《FDSOI的技术特点与发展现状》文中研究指明全耗尽绝缘体上硅（fully depleted silicon on insulator,FDSOI）晶体管,是一种在28 nm节点以下,有效解决短沟道效应（short channel effect,SCE）的技术方案。在器件性能上,FDSOI具备背偏压调制、低漏电、抗辐照、高截止频率等特点;在制造工艺上,FDSOI具有超薄顶层硅、埋氧层、翻转阱和抬升源漏等特殊模块;在应用终端上,FDSOI技术适合于当下新兴市场对于低功耗、射频通信以及低成本的需求。目前国外知名研发机构和企业,例如法国LETI、Soitec、STMicroelectronics、Global Foundries和IBM等,已经围绕以上课题开展了较多研究。对以上方面作了综述和分析,最后指出FDSOI技术是未来新兴应用市场的重要方向。
李骏康[7]（2021）在《高性能低功耗锗沟道场效应晶体管技术的研究》文中指出近几年,信息技术的进步极大推动了集成电路制造业的发展。采用硅（Si）作为沟道材料的金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor Field Effect Transistor,MOSFET）器件是现代集成电路制造技术的基础,Si MOSFET器件性能的提升（或获得更大的工作电流）主要依赖于沟道长度的缩短。为了克服缩短沟道长度带来的短沟道效应,在摩尔定律的不断演进过程中,出现了许多改进的工艺技术,包括应变Si技术、HKMG（High-K Metal Gate）技术、FinFET技术等,它们最大程度地提高了 SiMOSFET器件的性能。目前量产级的Si MOSFET器件沟道长度已经小于20 nm,进一步减小沟道长度将变得非常困难。新型的高迁移率沟道材料能够在不缩短沟道长度的同时提高MOSFET器件的工作电流,是解决未来集成电路制造技术发展的理想方案。锗（Ge）作为与Si同族的新型半导体材料,具有比Si更高的载流子迁移率,同时兼容传统Si工艺,是非常有前景的晶体管沟道材料。本论文主要研究了 Ge MOSFET器件制备中源漏形成和栅极堆垛的新工艺技术,并探讨了 Ge沟道在隧穿场效应晶体管（Tuneling Field Effect Transistor,TFET）和铁电场效应晶体管中应用的关键问题,主要取得了以下成果:本论文基于Ge工艺提出了新源漏形成和栅极堆垛技术,实现了高性能的Ge MOSFET器件。首先,低寄生电阻、高开关比和浅结深的源漏是获得高性能MOSFET器件的必要条件,而由于Ge中掺杂离子的固溶度相比Si更低,同时掺杂离子的热扩散系数较大,传统工艺很难获得高效的Ge基源漏结:（1）本论文结合旋涂掺杂和激光退火技术,形成了具有高掺杂浓度的超浅结深p-n结,实验表明,结表面掺杂浓度是传统热退火样品的1.5倍,同时结深只有热退火样品的1/3（～20nm）,其p+/n结和n+/p结的开关比、开态电流都得到了提升,关态电流也得到了抑制;（2）本论文利用微波退火技术,实现了低阻态和高势垒的NiGe/n-Ge肖特基结,其开关比接近离子注入的p-n结,利用NiGe/n-Ge肖特基结,进一步制备了高性能的GepMOSFET器件,其源漏寄生电阻仅为传统离子注入器件的1/5,同时有效得抑制了结漏电。同时,由于Ge表面及其氧化物的不稳定性,制备高质量Ge MOS结构（包括栅氧/Ge界面和栅氧本身）也是获得高性能Ge MOSFET器件的关键:（1）在Ge MOS界面钝化方面,本论文提出利用原位臭氧后氧化处理技术,提高了 Ge氧化物的稳定性,改善了 Ge MOS界面质量,获得了小等效氧化层厚度（Equivalent Oxide Thickness,EOT）和高迁移率的 GepMOSFET 器件;（2）本论文创新性地提出具有双层MoS2/Ge量子阱结构的Ge MOSFET器件,利用双层MoS2和Ge的能带在价带和导带处的势垒差,能够在p型和n型Ge MOSFET器件中同时形成量子阱沟道,从而减少由于栅氧/Ge界面质量差引起的载流子散射,提高载流子迁移率,使Ge MOSFET器件的开态电流提升了 一倍。新输运机制的TFET器件是实现低功耗集成电路的有效解决方案,本论文研究了影响Ge TFET器件性能最重要的部分—源漏隧穿结。源漏隧穿结的掺杂浓度梯度决定了 TFET器件的亚阈值摆幅（Subthreshold Swing,SS）和开态隧穿电流。本论文采用杂质分凝技术,获得了高肖特基势垒的NiGe肖特基结源漏,并通过低温和快速测试表明,NiGe肖特基结的界面缺陷会严重影响Ge TFET器件的性能。进一步地,本论文定量表征了 NiGe肖特基结的界面缺陷,并研究了结界面缺陷对Ge基传统MOSFET器件和TFET器件电学性能的影响。本论文提出利用低温电导法,改进了电路和数学模型,定量表征了 NiGe肖特基结的界面缺陷。研究表明,减少NiGe肖特基结的界面缺陷,可以有效抑制缺陷辅助的隧穿电流,改善Ge MOSFET器件的关态特性和Ge TFET器件的亚阈值特性。最近,具有铁电/绝缘层（Ferroelectric/dielectric,FE/DE）栅叠层结构的Ge MOSFET器件在FE-FET存储器和负电容场效应晶体管（NC-FET）中的应用被大量报道,本论文研究了铁电MOS结构中FE/DE界面缺陷对Ge FE-FET存储器和Ge NC-FET器件的重要影响。为了排除MOS结构中其他界面缺陷的影响,本论文采用金属/铁电/绝缘层/金属（MFIM）结构的简单电容器件,利用快速脉冲测试系统表征了 MFIM的瞬态电荷响应,从实验上证明了 FE/DE界面缺陷的存在和漏电辅助铁电极化机制（Leakage-current-assist ferroelectric polarization switching）的有效性,并定量表征了参与铁电极化的FE/DE界面缺陷密度。同时,本论文还创新性地提出利用电导法定量表征不同极化状态下的FE/DE界面缺陷密度。研究发现,FE/DE界面的缺陷密度为1014 cm-2,也就是说,FE/DE的极化主要由FE/DE界面缺陷来响应。这表明,在以FE/DE为栅叠层的Ge MOSFET器件中,铁电极化没有提高器件的载流子浓度,负电容效应有待商榷。同时,由于FE/DE界面缺陷响应了大部分铁电极化电荷,Ge FE-FET存储器的存储窗口会变小,可靠性会降低。
张青竹[8]（2020）在《硅纳米线制备技术、器件特性及生物传感应用研究》文中认为本论文针对集成电路发展面临的挑战,探索了增强栅控特性的新器件结构技术方案,包括:开发了扇贝形S-FinFET,GAA Si NW和堆叠GAA Si NW MOSFET制备的关键技术,并获得了优异的器件结构和电学性能;同时,探索了基于主流体硅FinFET技术的SiNW传感器设计、制备和优化,并在细胞离子活动检测中得到应用。本文的主要工作和贡献如下:（1）发现并解决了侧墙转移（SIT）技术制备扇贝形状的fin（S-fin）不对称的问题。首次提出了非对称侧墙造成扇贝形状的fin（S-fin）刻蚀不同步的机理,以及通过降低硬掩膜（HM）高度来改善扇贝形状的fin（S-fin）非对称性的方案,并完成实验验证,成功制备出对称的扇贝形状的fin（S-fin）;基于对称的扇贝形状的fin（S-fin）,通过采用源漏选择性外延,减小了 90%的源漏电阻,制备出扇贝形S-FinFET器件驱动性能达到FinFET器件水平,比FinFET器件亚阈值摆幅（SS）减小了 25%,漏致势垒降低（DIBL）减小了 54%,具有更好短沟道效应（SCEs）控制性能。（2）新型Si NW FET器件制备关键技术与集成技术研发。通过采用低温低阻NiPt硅化物形成金属化源漏（MSD）的方案,显着降低源漏寄生电阻,从而将新型Si NW N/PMOS器件性能提高大约30倍,驱动电流达到了该类器件最好水平,并具有优异的短沟道效应（SCEs）抑制特性;通过全金属源漏与Si界面的晶格失配,成功地在器件沟道中引入张应力,有效的增强了电子迁移率;同时,通过肖特基势垒源漏（SBSD）技术使源漏寄生电阻进一步降低,使P型介质隔离SiNW器件驱动性能提高50%。（3）后栅GAA Si NW MOSFET层间介质（ILD0）材料改进与优化。针对等离子体增强化学气相沉积（PECVD）SiO2形成层间介质（ILD0）材料在SiNW沟道释放和形成等工艺处理过程中遭到严重破坏的难题,提出采用低压化学气相沉积（LPCVD）SiNx作为层间介质（ILD0）层的方案,并通过实验证明该方案形成的层间介质（ILD0）材料可以大幅提高后栅Si NW制备的工艺处理窗口和器件良率,为GAA Si NW MOSFET制备提供了很好的解决方案。（4）开展了一系列堆叠GAA Si NW/NS MOSFET制备关键技术研究,包括GeSi/Si叠层外延、Si NW选择性腐蚀与NW释放、热预算对GeSi/Si叠层扩散影响及优化;通过工艺模块串联与器件集成,开发并获得兼容主流体硅FinFET工艺的堆叠 GAA Si NW/NS MOSFET。（5）首次将基于主流体硅FinFET技术的侧墙转移（SIT）技术用于制备Si NW传感器,大幅提高了 Si NW传感器件制作效率以及均匀性。根据细胞尺寸大小、特定液体测试环境等对Si NW传感器进行了设计和制备,并成功应用于细胞离子活动探测领域。在未来细胞离子活动记录、药物试验平台和疾病诊断等领域有重要的研究和应用价值。（6）面向未来规模应用,首次提出和实现了通过侧墙转移（SIT）+普通光刻形成的混合光刻技术制备Si NW传感器,实现了高效率、低成本、波动性（variation）小的Si NW器件制备方案;并成功在先进200 mm CMOS工艺线制备出Si NW传感器。实验结果证明SiNW器件较工艺优化前寄生电阻减小了 97.2%,器件均匀性进一步大幅提升,为未来实现该技术规模应用提供关键技术。
胡欢[9]（2020）在《新型横向可集成IGBT的研究》文中提出现今社会电能的主要来源依旧是不可再生资源,电力电子技术作为一种旨在提高电能传输和利用效率的技术,可以有效的减少资源消耗。绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor,IGBT）作为一款在电力电子器件发展史上里程碑似的器件,结合了MOSFET驱动功率小、开关速度快和双极型器件导电能力强等特点。电力电子系统模块化、复合化和微型化的进程又促进了横向可集成IGBT（Lateral IGBT,LIGBT）的研究和应用。但是传统LIGBT作为一种双极型器件,由于漂移区极高浓度的载流子,其关断损耗(EOFF)显着高于单极型器件。并且,由于LIGBT的电流能力强,其应具有较高短路安全工作特性以防止器件烧毁。除此之外,解决反向导通IGBT（Reverse Conducting IGBT,RC-IGBT）所存在电压折回现象,也是IGBT研究的热点之一。为了优化LIGBT的关断损耗EOFF与导通压降VON之间的折衷关系,提高其短路安全工作特性,并解决RC-LIGBT电压折回的问题,本论文中开展了如下创新工作:1.提出了一种具有自偏置n型场效应晶体管（n-type Metal-Oxide-Semiconductor Field-Effect Transistor,nMOS）的绝缘体上硅LIGBT（Silicon-On-Insulator LIGBT,SOI-LIGBT）。该结构在传统槽栅型电子注入增强SOI-LIGBT结构基础上使用了双表面电场强度降低（Double Reduced Surface Field,Double-RESURF）技术,并引入了一个自偏置nMOS。Double-RESURF技术引入的p-top区可以大幅降低器件关断损耗EOFF;并且,该自偏置nMOS可以在开启和关断瞬态下实现自动关闭和打开,并自动调控p-top区的浮空状态。因此,该结构既可降低导通态下的导通电压VON又可实现关断过程中载流子的快速抽取,最终该结构VON与EOFF之间的折衷关系可得到大幅优化。仿真结果表明在相同的EOFF下,本文结构的VON相比于传统槽栅型电子注入增强SOI-LIGBT（Injection-Enhanced LIGBT,LIEGT）与Double-RESURF LIEGT分别降低了11.4%和32.5%;在相同的VON下,其EOFF相比于后两者分别降低了70%和89%。2.提出了一种具有二极管钳位的SOI-LIGBT。该结构利用Double-RESURF技术来降低关断损耗EOFF,同时利用p-base区下方加入的n型重掺杂载流子存储（n-type Carrier Stored,n-CS）层来阻挡空穴流入p-base区,从而降低器件的导通压降VON。另外,该结构在阳极一侧加入SiO2深槽来进一步降低器件关断损耗EOFF。该结构通过引入两个串联的二极管和一个p型屏蔽（p-type Shielded,p-shield）区来消除n-CS层对击穿电压（VB）的不利影响并实现更低的饱和电流密度。最终该结构VON与EOFF之间的折衷关系可得到大幅优化,并且可实现更加优异的短路安全工作特性。仿真结果表明在相同的VON下,本文SOI-LIGBT的EOFF相比于传统SOI-LIGBT以及分离阳极短路LIGBT（Separated-Shorted-Anode LIGBT,SSA-LIGBT）分别降低了90%和97%;其短路安全工作的维持时间将近传统SOI-LIGBT的三倍。3.提出了一种具有自偏置p型场效应晶体管（pMOS）钳位的Double-RESURF SOI-LIGBT。该结构利用n-CS层对空穴的阻挡作用来降低器件的导通压降VON,并利用Double-RESURF技术来降低关断损耗EOFF。该结构中引入的自偏置pMOS可以将p-shield区和n-CS区的电位钳位在较低的值,从而避免了p-base/n-CS结的提前击穿并降低饱和电流密度。为了使得p-shield区更易于制作并进一步降低p-base区对空穴的收集作用,本结构在阴极一侧采用了深槽结构。最终该结构VON与EOFF之间的折衷关系可得到大幅优化,其短路安全工作特性也得到了大幅改善。仿真结果表明在相同的EOFF下,本文Double-RESURF SOI-LIGBT的VON相比于传统Double-RESURF SOI-LIGBT降低了15%;其饱和电流密度降低了50%且短路安全工作的维持时间提高了将近90%。4.提出了一种具有正反并联二极管的RC-LIGBT。该结构利用反向并联的二极管（DR）来实现反向导通功能,并利用正向并联的二极管（DF）来消除电压折回现象和降低器件关断损耗。另外,相比于传统横向PiN二极管与传统LIGBT并联的结构以及SSA-LIGBT,该器件的芯片面积利用效率更高。最终本文提出的RC-LIGBT可实现大幅优化的VON-EOFF折衷关系,并且可实现无电压转折现象的反向导通功能。另外,该结构反向恢复电荷(Qrr)比传统横向PiN二极管更低。仿真结果表明本文结构的关断损耗EOFF和反向恢复电荷Qrr比传统横向PiN二极管与传统LIGBT并联的结构分别降低了44.3%与25.8%,并且其导通压降VON要显着低于SSA-LIGBT。
来有东[10]（2020）在《基于有限元分析的硅片切割过程多参数工艺优化》文中研究表明近年来,作为清洁能源重要组成部分的太阳能发展迅猛,各国进一步加大支持力度,加快了光伏发展壮大的步伐。例如,美国光伏协会主办的“太阳能试点计划”,旨在节约太阳能发电的资本,并预测在2015--2020年间到的规模和业务达到异常竞争的激烈;日本进一步提出到2020年光伏太阳能发电的28GW的总实现。我国国务院提出了一系列促进光伏产业发展的鼓励性措施,如应用太阳能光伏发电建筑财政补贴管理暂行办法,金太阳示范工程重点项目。随着全球科学技术的不断发展,人们对绿色能源的需求逐渐增加,因此,光伏产业作为一种新的绿色能源正在蓬勃发展,硅片切割作为光伏产业的主要工序正变得越来越重要。基于以上原因,有必要对硅片切割过程进行分析和优化。本文对多晶硅切割的研究主要集中在以下几个方面:（1）了解国内外硅片加工技术的研究现状,在前人研究的基础上分析硅片加工技术的机理;（2）分析影响多晶硅片切割效果的重要因素,影响进行剪切作用效果的主要原因。（3）找出影响硅片多线切割的几个主要因素。采用实验设计的方法,忽略一些不合理的切削过程,将一些互相影响的切削因素统一起来。（4）设计多线切割有限元计算模型,分析有限元计算模型的局限性。设置多个多晶硅晶片多线切割系统参数,对必要的相关的参数组情况进行分析。（5）分析硅片多线切割的定义及几个因素对切割效果的影响,并进行实验验证。本文在分析硅片切割原理的基础上,通过有限元模拟和数据分析,确定硅片切割的有限元计算模型。并设置相应的载荷和约束条件。降低企业产品设计实验的研究成本,压缩人力、资源的投入,降低繁琐的工序和重复的实验。设计一套几个晶片切割工艺的实验设计方法和多线切割加工工艺参数设置,得出在这种情况下出现的最佳切割参数。从而为晶片切割技术提供了理论依据和技术支撑。
二、SOI晶圆需求将大幅增长（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、SOI晶圆需求将大幅增长（论文提纲范文）
（1）SEMI报告：全球硅晶圆出货量再创新高（论文提纲范文）
| 产能扩充推动出货量大幅增长 |
| 供应状况或将持续吃紧 |
| 晶圆厂商纷纷扩产应对缺货 |
（2）MEMS压力传感器及其抗干扰设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 MEMS传感器种类和发展现状 |
| 1.3 MEMS压力传感器补偿技术发展现状 |
| 1.3.1 温度漂移补偿技术发展现状 |
| 1.3.2 时间漂移补偿技术发展现状 |
| 1.4 传感器信噪比研究发展现状 |
| 1.5 本文研究内容与章节安排 |
| 第二章 MEMS压阻式压力传感器理论分析与结构设计 |
| 2.1 压力传感器的基本原理 |
| 2.1.1 压阻效应 |
| 2.1.2 工作原理与电路结构 |
| 2.2 压力传感器的基本特性 |
| 2.2.1 静态特性 |
| 2.2.2 温度特性 |
| 2.2.3 时漂特性 |
| 2.3 MEMS压阻式压力传感器设计 |
| 2.3.1 结构设计 |
| 2.3.2 应变薄膜设计 |
| 2.3.3 硅杯设计 |
| 2.4 MEMS压阻式压力传感器结构设计有限元分析 |
| 2.4.1 有限元结构建模与仿真 |
| 2.4.2 应力分布与信号输出分析 |
| 2.5 MEMS压阻式压力传感器噪声与信噪比分析 |
| 2.5.1 噪声分析 |
| 2.5.2 信噪比分析 |
| 2.6 本章小结 |
| 第三章 MEMS压阻式压力传感器芯片的工艺流程与封装制作 |
| 3.1 掩膜版图设计 |
| 3.2 MEMS压阻式压力传感器工艺流程 |
| 3.3 MEMS压阻式压力传感器封装设计 |
| 3.4 芯片恒温控制封装设计 |
| 3.5 本章小结 |
| 第四章 MEMS压力传感器硬件电路和软件设计 |
| 4.1 MEMS压力传感器系统设计 |
| 4.2 软硬件模块设计 |
| 4.3 PCB布局布线设计 |
| 4.4 本章小结 |
| 第五章 恒温时漂自校正系统抗干扰测试 |
| 5.1 传感器标定测试及结果分析 |
| 5.1.1 标定实验平台搭建 |
| 5.1.2 传感器静态特性测量 |
| 5.2 传感器温漂测量以及结果分析 |
| 5.3 传感器恒温补偿 |
| 5.3.1 恒温系统测试 |
| 5.3.2 恒温补偿输出实验及分析 |
| 5.4 传感器时漂测试 |
| 5.4.1 时漂测量结果及分析 |
| 5.4.2 自校正功能实验 |
| 5.5 本章小结 |
| 第六章 传感器信噪比测试与分析 |
| 6.1 传感器输出信号测试 |
| 6.2 传感器噪声测量 |
| 6.2.1 噪声测量实验平台搭建 |
| 6.2.2 噪声测量结果及分析 |
| 6.3 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（3）静电梳齿驱动MEMS扫描镜研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 MEMS概述 |
| 1.2 MEMS扫描镜概述 |
| 1.3 MEMS扫描镜国内外研究现状 |
| 1.3.1 静电驱动扫描镜 |
| 1.3.2 电磁驱动扫描镜 |
| 1.3.3 压电驱动扫描镜 |
| 1.3.4 电热驱动扫描镜 |
| 1.3.5 总结 |
| 1.4 MEMS扫描镜应用 |
| 1.4.1 激光雷达 |
| 1.4.2 投影显示 |
| 1.4.3 光学相干层析成像 |
| 1.4.4 光通信 |
| 1.5 研究内容和论文结构 |
| 第2章 静电梳齿驱动MEMS扫描镜理论研究 |
| 2.1 引言 |
| 2.2 静电驱动 |
| 2.2.1 平板驱动 |
| 2.2.2 平面梳齿驱动 |
| 2.2.3 垂直梳齿驱动 |
| 2.2.4 梳齿和扫描镜的结合方式 |
| 2.3 扫描维度 |
| 2.4 扫描模式 |
| 2.5 关键参数 |
| 2.6 镜面面形控制 |
| 2.7 镜面反射率 |
| 2.8 可靠性 |
| 2.9 本章小结 |
| 第3章 静电梳齿驱动MEMS二维扫描镜的结构设计和性能分析 |
| 3.1 引言 |
| 3.2 扫描镜结构设计 |
| 3.2.1 整体结构设计 |
| 3.2.2 慢轴设计 |
| 3.2.3 快轴设计 |
| 3.3 扫描镜性能分析 |
| 3.3.1 扫描角度分析 |
| 3.3.2 动态变形分析 |
| 3.3.3 抗冲击分析 |
| 3.3.4 随机振动分析 |
| 3.4 本章小结 |
| 第4章 静电梳齿驱动MEMS二维扫描镜的加工和性能测试 |
| 4.1 引言 |
| 4.2 工艺加工 |
| 4.2.1 工艺流程 |
| 4.2.2 关键加工工艺 |
| 4.3 性能测试 |
| 4.3.1 驱动方式 |
| 4.3.2 面形测试 |
| 4.3.3 快轴和慢轴的角度和频率测试 |
| 4.4 本章小结 |
| 第5章 静电梳齿驱动MEMS二维扫描镜的真空测试和真空封装 |
| 5.1 引言 |
| 5.2 真空测试 |
| 5.3 真空封装 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介及在学期间发表的学术论文与研究成果 |
（4）硅基表面等离激元偏振调控器件研究（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 引言 |
| 1.1 硅基光互连中的偏振调控 |
| 1.1.1 硅基光互连技术 |
| 1.1.2 硅基光互连回路对偏振调控的需求 |
| 1.2 偏振调控器件国内外研究进展 |
| 1.2.1 起偏器 |
| 1.2.2 偏振分束器 |
| 1.2.3 偏振旋转器 |
| 1.2.4 偏振旋转分束器 |
| 1.2.5 小结 |
| 1.3 表面等离激元应用于偏振调控 |
| 1.3.1 光电子回路对表面等离激元的需求 |
| 1.3.2 表面等离激元波导结构 |
| 1.3.3 表面等离激元偏振调控器件优势分析 |
| 1.4 论文研究概述 |
| 1.4.1 研究内容和研究目标 |
| 1.4.2 论文结构安排 |
| 1.4.3 创新点 |
| 2 表面等离激元基础理论 |
| 2.1 金属的光学性质 |
| 2.2 单层界面表面等离激元 |
| 2.2.1 表面等离激元电磁场分布 |
| 2.2.2 表面等离激元色散特性 |
| 2.2.3 表面等离激元特征尺寸 |
| 2.3 硅基混合表面等离激元波导 |
| 2.3.1 硅基混合面表面等离激元的色散特性 |
| 2.3.2 硅基表面等离激元波导的偏振敏感性 |
| 2.4 数值仿真方法 |
| 2.4.1 时域有限差分法 |
| 2.4.2 有限元法 |
| 2.5 小结 |
| 3 硅基表面等离激元起偏器 |
| 3.1 片上起偏器分类 |
| 3.2 器件设计方案 |
| 3.2.1 起偏器结构 |
| 3.2.2 器件工作原理 |
| 3.2.3 性能分析 |
| 3.2.4 工艺容差分析 |
| 3.3 小结 |
| 4 硅基表面等离激元偏振旋转分束器 |
| 4.1 偏振旋转分束器分类 |
| 4.2 偏振旋转分束器设计原理 |
| 4.2.1 定向耦合偏振分束原理 |
| 4.2.2 偏振交叉耦合原理 |
| 4.3 偏振旋转分束器设计方案 |
| 4.3.1 偏振旋转分束器结构 |
| 4.3.2 器件工作原理 |
| 4.3.3 性能分析 |
| 4.3.4 工艺容差分析 |
| 4.4 小结 |
| 5 基于硅基表面等离激元加法器的光子神经网络 |
| 5.1 光子神经网络对加法器的需求 |
| 5.2 光子神经网络加法器设计原理 |
| 5.2.1 干涉原理 |
| 5.2.2 模式正交性 |
| 5.3 双端口光子卷积神经网络 |
| 5.3.1 光子卷积神经网络 |
| 5.3.2 光域矩阵相乘 |
| 5.3.3 双端口硅基表面等离激元光子加法器 |
| 5.4 多端口光子储备池计算网络 |
| 5.4.1 光子储备池计算网络 |
| 5.4.2 多端口硅基表面等离激元光子加法器 |
| 5.5 小结 |
| 6 总结与展望 |
| 6.1 本论文研究成果 |
| 6.2 下一步拟开展的工作 |
| 参考文献 |
| 附录 A |
| 附录 B |
| 作者简历及攻读博士学位期间取得的研究成果 |
| 学位论文数据集 |
（5）高速低功耗LIGBT机理与特性研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 背景与意义 |
| 1.2 IGBT发展概述 |
| 1.3 SOI基 LIGBT国内外研究现状 |
| 1.4 本文的主要贡献与创新 |
| 1.5 本文的结构安排 |
| 第二章 SOI LIGBT工作机理及常用提升技术 |
| 2.1 SOI材料的特点及制备方法 |
| 2.2 SOI LIGBT工作机理 |
| 2.2.1 正向导通机理 |
| 2.2.2 耐压机理 |
| 2.2.3 关断机理 |
| 2.3 提升SOI LIGBT性能常用技术 |
| 2.3.1 RESURF技术 |
| 2.3.2 线性变掺杂技术 |
| 2.3.3 反型层注入技术 |
| 2.3.4 短路阳极技术 |
| 2.4 本章小结 |
| 第三章 具有可控阳极栅SOI LIGBT器件研究 |
| 3.1 器件结构特征与工作机理 |
| 3.1.1 正向导通机理 |
| 3.1.2 耐压机理 |
| 3.1.3 关断机理 |
| 3.2 静态特性仿真实验 |
| 3.2.1 阻断特性仿真结果分析 |
| 3.2.2 正向导通特性仿真结果分析 |
| 3.3 动态特性仿真实验 |
| 3.3.1 关断特性仿真实验 |
| 3.3.2 短路特性 |
| 3.4 CAG-LIGBT器件工艺流程设计 |
| 3.5 本章小结 |
| 第四章 具有集成MOS的 SOI LIGBT器件研究 |
| 4.1 器件结构与工作机理 |
| 4.2 静态特性仿真 |
| 4.2.1 阻断特性 |
| 4.2.2 导通特性 |
| 4.3 动态特性仿真 |
| 4.4 IM-LIGBT器件工艺流程设计 |
| 4.5 本章小结 |
| 第五章 全文总结 |
| 致谢 |
| 参考文献 |
| 攻硕期间取得的研究成果 |
（6）FDSOI的技术特点与发展现状（论文提纲范文）
| 0 引言 |
| 1 FDSOI技术发展 |
| 1.1 器件结构 |
| 1.2 技术发展史 |
| 2 FDSOI技术特点 |
| 2.1 技术优缺点概述 |
| 2.2 Vth调制 |
| 2.3 工艺均一性 |
| 2.4 抗辐照特性 |
| 2.5 模拟、射频毫米波特性 |
| 2.6 低功耗特性 |
| 2.7 自热特性 |
| 3 FDSOI模型和电路 |
| 3.1 SPICE模型 |
| 3.2 环形振荡器和SRAM |
| 4 FDSOI制造和应用 |
| 4.1 晶圆材料 |
| 4.2 制造工艺 |
| 4.3 应用领域 |
| 4.4 市场展望 |
| 5 结论 |
（7）高性能低功耗锗沟道场效应晶体管技术的研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 传统集成电路制造技术的发展与挑战 |
| 1.1.1.应变Si技术 |
| 1.1.2. HKMG技术 |
| 1.1.3. SOI技术 |
| 1.1.4. FinFET技术 |
| 1.2 新型高迁移率Ge沟道场效应晶体管 |
| 1.2.1 Ge沟道场效应晶体管的源漏问题 |
| 1.2.2 Ge沟道场效应晶体管的MOS界面 |
| 1.2.3 应变Ge沟道场效应晶体管 |
| 1.3 新物理机制的Ge沟道场效应晶体管 |
| 1.3.1 Ge沟道隧穿场效应晶体管 |
| 1.3.2 Ge沟道铁电场效应晶体管 |
| 1.4 论文的主要工作和内容安排 |
| 参考文献 |
| 第二章 高性能Ge沟道场效应晶体管的新源漏形成技术 |
| 2.1 引言 |
| 2.2 结合旋涂掺杂和激光退火的超浅结深p-n结 |
| 2.2.1 旋涂掺杂和激光退火制备p-n结 |
| 2.2.2 Ge基p-n结的掺杂浓度分布模拟 |
| 2.2.3 结表面掺杂浓度和结深的表征 |
| 2.2.4 Ge基p+/n和n+/p结的电学性能 |
| 2.3 利用微波退火的高势垒低电阻NiGe/n-Ge肖特基结 |
| 2.3.1 微波退火制备NiGe/n-Ge肖特基结和NiGe源漏的Ge pMOSFET器件 |
| 2.3.2 不同微波退火条件和NiGe厚度的关系 |
| 2.3.3 不同微波退火条件下NiGe/n-Ge肖特基结的特性 |
| 2.3.4 微波退火对NiGe/n-Ge肖特基结势垒高度的影响 |
| 2.3.5 微波退火对NiGe/n-Ge肖特基结电阻的影响 |
| 2.3.6 微波退火的NiGe/n-Ge肖特基结对Ge pMOSFET器件的影响 |
| 2.4 本章小结 |
| 参考文献 |
| 第三章 高性能Ge沟道场效应晶体管的新栅极堆垛技术 |
| 3.1 引言 |
| 3.2 臭氧后氧化的HfO_2/AlO_x/GeO/Ge栅叠层 |
| 3.2.1 臭氧后氧化的HfO_2/AlO_x/GeO_x/Ge MOS工艺 |
| 3.2.2 HfO_2/AlO_x/GeO_x/Ge MOS的界面特性 |
| 3.2.3 HfO_2/AlO_x/GeO_x/Ge MOS的绝缘特性 |
| 3.2.4 臭氧后氧化的HfO_2/AlO_x/GeO_x/Ge pMO SFET器件 |
| 3.3 新型的双层MoS_2/Ge量子阱结构Ge MOS |
| 3.3.1 双层MoS_2/Ge MOSFET器件的制备 |
| 3.3.2 双层MoS_2/Ge量子阱结构Ge MOS的表征 |
| 3.3.3 双层MoS_2/Ge MOSFET器件的电学特性 |
| 3.3.4 双层MoS_2/Ge MOSFET器件的可靠性 |
| 3.4 本章小结 |
| 参考文献 |
| 第四章 基于NiGe肖特基结的低功耗Ge沟道隧穿场效应晶体管 |
| 4.1 引言 |
| 4.2 利用杂质分凝的NiGe肖特基结制备Ge基隧穿场效应晶体管 |
| 4.2.1 杂质分凝的NiGe肖特基结的制备和表征 |
| 4.2.2 杂质分凝的Ge基隧穿场效应晶体管的制备 |
| 4.3 p型和n型Ge基隧穿场效应晶体管的电学性能 |
| 4.3.1 Ge基隧穿场效应晶体管的常规电学特性 |
| 4.3.2 Ge基隧穿场效应晶体管的低温电学特性 |
| 4.3.3 Ge基隧穿场效应晶体管的脉冲响应 |
| 4.3.4 Ge基隧穿场效应晶体管的性能比较 |
| 4.4 本章小结 |
| 参考文献 |
| 第五章 NiGe肖特基结的界面缺陷对Ge沟道场效应晶体管的影响 |
| 5.1 引言 |
| 5.2 NiGe肖特基结及对应场效应晶体管的制备 |
| 5.3 NiGe肖特基结界面缺陷的表征方法及建模 |
| 5.4 利用低温电导法表征NiGe肖特基结的界面缺陷 |
| 5.4.1 结界面缺陷密度谱和时间常数谱的计算 |
| 5.4.2 不同肖特基结的界面缺陷特性比较 |
| 5.5 NiGe肖特基结的界面缺陷在晶体管中的重要意义 |
| 5.5.1 结界面缺陷对Ge MOSFET器件的影响 |
| 5.5.2 结界面缺陷对Ge TFET器件的影响 |
| 5.6 本章小结 |
| 参考文献 |
| 第六章 铁电/绝缘层界面缺陷对Ge沟道铁电场效应晶体管的影响 |
| 6.1 引言 |
| 6.2 铁电/绝缘层结构电容的制备 |
| 6.3 铁电/绝缘层结构电容的电流响应 |
| 6.3.1 电流响应的物理机制 |
| 6.3.2 电流响应的存储特性 |
| 6.4 铁电/绝缘层结构电容的响应速度 |
| 6.4.1 测试系统示意图及测试波形 |
| 6.4.2 绝缘层厚度对铁电极化的影响 |
| 6.5 铁电/绝缘层界面缺陷的脉冲响应 |
| 6.5.1 测试系统示意图及测试波形 |
| 6.5.2 铁电极化电荷的瞬态响应 |
| 6.5.3 非铁电极化电荷的瞬态响应 |
| 6.5.4 改进的漏电辅助铁电极化模型 |
| 6.6 铁电/绝缘层界面缺陷的稳态响应 |
| 6.6.1 P-V和C-V的频率和温度响应 |
| 6.6.2 电导法表征铁电/绝缘层界面缺陷的电路和数学模型 |
| 6.6.3 铁电/绝缘层界面缺陷的表征 |
| 6.6.4 铁电/绝缘层界面缺陷的低温特性 |
| 6.7 本章小结 |
| 参考文献 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 博士研究生期间研究成果 |
| 期刊论文 |
| 会议论文 |
（8）硅纳米线制备技术、器件特性及生物传感应用研究（论文提纲范文）
| 摘要 |
| Abstract |
| 术语 |
| 1 绪论 |
| 1.1 集成电路发展状况与面临的挑战 |
| 1.1.1 集成电路MOSFET发展历程 |
| 1.1.2 集成电路MOSFET发展面临的挑战 |
| 1.2 Si NW器件及关键技术现状 |
| 1.2.1 GAA Si NW MOSFET发展状况与应用挑战 |
| 1.2.2 基于硅基CMOS技术的SiNW传感器发展状况与应用挑战 |
| 1.3 论文的研究内容及意义 |
| 1.3.1 研究内容 |
| 1.3.2 研究意义 |
| 参考文献 |
| 2 扇贝形状S-FinFET器件制备关键技术研究 |
| 2.1 引言 |
| 2.2 扇贝形状的fin制备关键技术 |
| 2.2.1 扇贝形状的fin结构制备流程 |
| 2.2.2 扇贝形状的fin非对称机理分析与工艺优化 |
| 2.2.3 优化扇贝形状的fin制备结果 |
| 2.3 P型扇贝形状的S-FinFET器件制备与特性 |
| 2.3.1 P型扇贝形状的S-FinFET器件制备流程 |
| 2.3.2 P型扇贝形状的S-FinFET器件表征与电学特性分析 |
| 2.4 本章小结 |
| 参考文献 |
| 3 Si NW制备关键技术与器件特性研究 |
| 3.1 引言 |
| 3.2 SOI Si NW阵列制备与器件特性研究 |
| 3.2.1 SOI Si NW阵列制备流程 |
| 3.2.2 SOI Si NW传感器制备及光响应特性 |
| 3.3 新型介质隔离Si NW制备技术与器件特性 |
| 3.3.1 新型介质隔离SiNW阵列制备流程 |
| 3.3.2 新型介质隔离Si NW传感器制备与光响应特性 |
| 3.4 新型SiNW MOSFET制备与电学特性 |
| 3.4.1 新型Si NW MOSFET制备流程 |
| 3.4.2 新型SiNW MOSFET特性 |
| 3.5 本章小结 |
| 参考文献 |
| 4 后栅GAA Si NW沟道制备及器件特性研究 |
| 4.1 引言 |
| 4.2 后栅GAA Si NW MOSFET制备流程与关键挑战 |
| 4.3 后栅GAA Si NW MOSFET层间介质材料优化 |
| 4.4 后栅GAA Si NW MOSFET特性 |
| 4.5 本章小结 |
| 参考文献 |
| 5 堆叠GAA Si NW/NS MOSFET制备关键技术研究 |
| 5.1 引言 |
| 5.2 GeSi/Si叠层外延与表征 |
| 5.3 GeSi/Si叠层选择性腐蚀 |
| 5.4 高温退火对GeSi/Si叠层扩散的影响 |
| 5.5 堆叠GAA SiNW/NS MOSFET制备与表征 |
| 5.6 本章小结 |
| 参考文献 |
| 6 基于SiNW生物传感器的细胞离子活动探测应用研究 |
| 6.1 引言 |
| 6.2 Si NW生物传感器制备工艺流程和实验细节 |
| 6.3 Si NW生物传感器结构与电学特性 |
| 6.4 Si NW生物传感器在细胞离子活动检测应用 |
| 6.5 本章小结 |
| 参考文献 |
| 7 面向规模应用的SiNW生物传感器设计与优化 |
| 7.1 引言 |
| 7.2 基于混合图形的SiNW生物传感器设计与制备 |
| 7.3 优化的SiNW生物传感器特性 |
| 7.4 本章小结 |
| 参考文献 |
| 结论 |
| 论文工作总结 |
| 论文工作创新 |
| 论文工作展望 |
| 攻读博士学位期间取得的学术成果 |
| 致谢 |
| 作者简介 |
（9）新型横向可集成IGBT的研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 电力电子技术 |
| 1.2 功率半导体器件简介 |
| 1.3 智能功率集成电路及其工艺实现 |
| 1.3.1 智能功率集成电路简介 |
| 1.3.2 BCD工艺简介 |
| 1.3.3 SOI工艺简介 |
| 1.4 表面横向耐压区的优化 |
| 1.4.1 场板和结终端扩展技术以及OPTVLD理论 |
| 1.4.2 降低表面电场强度技术 |
| 1.4.3 SOI RESURF技术 |
| 1.5 横向IGBT的研究现状 |
| 1.5.1 传统IGBT结构及其工作原理介绍 |
| 1.5.2 横向IGBT的结构优化 |
| 1.6 小结 |
| 1.7 本论文的主要研究工作 |
| 第二章 具有自偏置nMOS的 SOI-LIGBT的研究 |
| 2.1 LIGBT导通电压V_(ON)与关断损耗E_(OFF)的分析 |
| 2.1.1 LIGBT漂移区载流子分布与V_(ON)和 E_(OFF)的关系 |
| 2.1.2 LIGBT漂移区内p型掺杂区域对E_(OFF)的影响 |
| 2.2 具有自偏置n MOS的 SOI-LIGBT |
| 2.2.1 器件的结构与原理 |
| 2.2.2 器件特性的仿真 |
| 2.2.2.1 自偏置n MOS的栅压波形变化 |
| 2.2.2.2 器件稳态电学特性 |
| 2.2.2.3 器件瞬态电学特性 |
| 2.2.2.4 LIGBT-Pro的关断损耗-导通压降折衷关系 |
| 2.2.2.5 p-top区掺杂浓度的影响 |
| 2.2.2.6 自偏置n MOS阈值电压的影响 |
| 2.2.3 制造工艺流程 |
| 2.3 小结 |
| 第三章 具有二极管钳位的SOI-LIGBT的研究 |
| 3.1 n型载流子存储层对器件特性的影响 |
| 3.2 具有二极管钳位的SOI-LIGBT |
| 3.2.1 器件的结构与原理 |
| 3.2.2 器件特性的仿真 |
| 3.2.2.1 器件的耐压特性 |
| 3.2.2.2 器件稳态电学特性 |
| 3.2.2.3 器件瞬态电学特性 |
| 3.2.2.4 关断损耗-导通压降折衷关系 |
| 3.2.2.5 p-top区掺杂浓度的影响 |
| 3.3 小结 |
| 第四章 具有自偏置pMOS钳位的SOI-LIGBT的研究 |
| 4.1 具有自偏置pMOS钳位的SOI-LIGBT |
| 4.1.1 器件的结构与原理 |
| 4.1.2 器件特性的仿真 |
| 4.1.2.1 器件的耐压特性 |
| 4.1.2.2 器件稳态电学特性 |
| 4.1.2.3 器件瞬态电学特性 |
| 4.1.2.4 关断损耗-导通压降折衷关系 |
| 4.1.2.5 自偏置pMOS阈值电压的影响 |
| 4.1.2.6 p-top区掺杂浓度的影响 |
| 4.1.3 制造工艺流程 |
| 4.2 小结 |
| 第五章 具有正反并联二极管的RC-LIGBT的研究 |
| 5.1 RC-IGBT的工作原理以及各种改进结构简介 |
| 5.1.1 RC-IGBT的工作原理 |
| 5.1.2 RC-IGBT的各种改进结构 |
| 5.2 具有正反并联二极管的RC-LIGBT |
| 5.2.1 器件的结构与原理 |
| 5.2.2 器件特性的仿真 |
| 5.2.2.1 器件的耐压特性 |
| 5.2.2.2 器件的稳态电学特性 |
| 5.2.2.3 器件瞬态电学特性 |
| 5.2.2.4 器件的关断损耗-导通压降折衷关系 |
| 5.2.2.5 器件的反向恢复电荷-导通压降折衷关系 |
| 5.2.3 制造工艺流程 |
| 5.3 小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间取得的成果 |
（10）基于有限元分析的硅片切割过程多参数工艺优化（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.2.3 研究评述 |
| 1.3 研究目标 |
| 1.4 研究内容 |
| 1.5 论文框架 |
| 第2章 硅片多线切割机理 |
| 2.1 多晶硅材料特性 |
| 2.2 切割机理 |
| 2.2.1 切割原理 |
| 2.2.2 切割基本理论 |
| 2.2.3 材料移除理论 |
| 2.2.4 切割浆料相关特性 |
| 2.3 切割失效机理 |
| 2.3.1 切割钢线失效 |
| 2.3.2 切割浆料失效 |
| 2.4 本章小结 |
| 第3章 多线切割工艺对多晶硅片的影响研究 |
| 3.1 引言 |
| 3.2 实验方法 |
| 3.2.1 实验设备 |
| 3.2.2 实验材料 |
| 3.3 碳化硅选型及砂浆的使用 |
| 3.3.1 碳化硅粒度 |
| 3.3.2 砂浆除铁 |
| 3.3.3 砂浆更换方式 |
| 3.4 切割台线速比 |
| 3.5 切割钢线 |
| 3.5.1 切割钢线类型 |
| 3.5.2 切割钢线磨损性能 |
| 3.6 切割用导轮 |
| 3.7 多线切割机设备稳定性 |
| 3.8 本章小结 |
| 第4章 多晶硅片切割模型的构建与实验分析 |
| 4.1 引言 |
| 4.2 有限单元法的基本思路 |
| 4.3 模型构建 |
| 4.3.1 构建几何模型 |
| 4.3.2 构建有限元模型 |
| 4.3.3 设置接触条件 |
| 4.4 分析模型数值 |
| 4.5 实验分析 |
| 4.5.1 实验目的 |
| 4.5.2 实验步骤 |
| 4.5.3 设计实验 |
| 4.5.4 实验结果 |
| 4.5.5 比较分析仿真情况与实验情况 |
| 4.6 切割实验结果分析 |
| 4.6.1 统计分析软件JMP Pro简介 |
| 4.6.2 JMP Pro数据分析过程 |
| 4.6.3 硅片微观表面情况和对后续的影响 |
| 4.6.4 验证实验以及确定工艺 |
| 4.7 本章小结 |
| 第5章 多晶硅片切割工艺优化与效果 |
| 5.1 引言 |
| 5.2 应用效果 |
| 5.3 多线切割工艺优化 |
| 5.4 本章小结 |
| 结论与展望 |
| 参考文献 |
| 致谢 |
| 附录 A 攻读学位期间所发表的学术论文目录 |
四、SOI晶圆需求将大幅增长（论文参考文献）
- [1]SEMI报告：全球硅晶圆出货量再创新高[N]. 张依依. 中国电子报, 2021
- [2]MEMS压力传感器及其抗干扰设计[D]. 吴其宇. 南京信息工程大学, 2021
- [3]静电梳齿驱动MEMS扫描镜研究[D]. 王强. 中国科学院大学(中国科学院光电技术研究所), 2021
- [4]硅基表面等离激元偏振调控器件研究[D]. 白冰. 北京交通大学, 2021(02)
- [5]高速低功耗LIGBT机理与特性研究[D]. 李聪聪. 电子科技大学, 2021(01)
- [6]FDSOI的技术特点与发展现状[J]. 张骥,苏炳熏,许静,罗军. 微纳电子与智能制造, 2021(01)
- [7]高性能低功耗锗沟道场效应晶体管技术的研究[D]. 李骏康. 浙江大学, 2021(01)
- [8]硅纳米线制备技术、器件特性及生物传感应用研究[D]. 张青竹. 北京有色金属研究总院, 2020(08)
- [9]新型横向可集成IGBT的研究[D]. 胡欢. 电子科技大学, 2020(07)
- [10]基于有限元分析的硅片切割过程多参数工艺优化[D]. 来有东. 兰州理工大学, 2020(12)